[정보분석] 14나노 공정까지 달려가는 인텔 아톰 스마트폰, 타블렛 전략

14nm 공정까지 급격하게 진행되는 Intel의 모바일 SoC

프로세서 싸움의 중심은 이미 PC 용 CPU가 아니라 모바일 SoC (System on a Chip)으로 이동하고 있다. Intel은 그것을 충분히 인식하고 빠르게 모바일 SoC (System on a Chip)를 강화하고 있다.

즉, 부진한 스마트 폰과 태블릿 시장을 잡으려는 필사적으로 달리고 있다.

32nm 공정의 "Medfield (메드 필드)" "Clover Trail (클로버 트레일)"시스템을 발판으로 22nm, 14nm로 공정 전환을 급속하게 진행시키는 것으로, 다른 모바일 SoC에 대항하려고 한다.

대략적인 흐름은 태블릿 전용은 이번에 발표한 32nm 공정의 "Cloverview (클로버뷰) SOC"기반 Clover Trail 플랫폼에서 내년 (2013 년)에는 22nm 공정의 "Valleyview (벨리뷰) 2 SoC"기반 의 "Bay Trail (베이 트레일)". 2014 년에는 14nm의 "Airmont (에어몬토)"코어 기반으로 이행한다.

스마트 폰은 현재 Medfield 외에도 32nm의 Cloverview에서 파생시킨 Cloverview + 기반 "Clover Trail +" 플랫폼을 추가한다. 이것은 진짜 같은 다이 (반도체 본체) 제품 것으로 보이지만, Clover Trail이 Windows 8인 반면, Clover Trail +는 Android에 촛점을 맞춘다. 또한 저가형 스마트 폰에는 32nm 공정의 "Royston (로이스턴) SoC"기반 "Gilligan 's Island (길리건즈 아일랜드)"플랫폼이 투입된다. 그리고 내년 (2013 년)은 22nm 공정의 Silvermont 코어 "Tangier (탕헤르) SoC"기반 "Merrifield (메리 필드)"플랫폼이 투입된다.

아톰 타블렛용 플렛폼의 변화

아톰 스마트폰 플랫폼

2013년에 22나노 , 2014년에 14나나로 이전

스마트 폰 플랫폼 로드맵

3년간  32나노 -> 22나노 -> 14나노로  급격하게 공정을 이전

(현 인텔 스마트폰 CPU 공정이 일반용 CPU에 비해서 느린걸 따라 잡는다.)

스마트폰 타블렛 SoC

Intel이 페이스로 Atom SoC를 시작할 수 있다면 아마도 Intel의 경쟁력은 확고한 것이된다. 물론, 그것은 성능과 전력, 칩 비용 등 부분에서 소프트웨어 에코 시스템을 건설하는 것은 또 다른 문제. 하지만 경쟁하는 발판이 될 것만은 확실하다.

물론 로드맵뿐, 과연 20 달러 전후에서 아래의 가격대의 모바일 SoC 세계에서 Intel의 SoC가 가격 경쟁력을 가지고 있는지 여부는 알 수 없다. 비용면에서 이점이 있는지. 코어 수와 전력면에서 ARM 계열 SoC와 정말 경쟁 할 수 있는가? 이러한 요소를 엿볼는 die size (반도체 본체의 면적)와 코어 및 시스템 아키텍처를 체크할 필요가 있다.

메드필드 기능과 SoC 다이 사진

Medfield의 ​​다이 크기는 위의 슬라이드처럼 지난달 IDF에서 공식적으로 64 평방 mm 인 것으로 알려졌다. 트랜지스터 수는 4 억 3,200 만. 그러나 이 슬라이드의 다이 (반도체 본체) 사진은 다이의 내부 사진 부분 유닛의 구성이 모르게 가공되어 있다.

그러나 비율은 웨이퍼에서 추측되는 비율에 가깝다. 게다가 Hot Chips 때의 흐린 다이 사진도 거의 같은 가로 세로 비율이다. 그래서 다이 비율은 이 다이 사진이 정확하다고 가정하여 현재의 다이 사진을 수정하면 아래 그림과 같다. 그림의 중앙이 32nm의 Medfield의 ​​Penwell, 오른쪽이 기존의 45nm의 Moorestown의 Lincroft이다. 덧붙여서 왼쪽에 정렬 한 것은 32nm의 Atom SoC의 시제품​​ 칩 "Rosepoint"83 제곱 mm

인텔 SoC 다이 수정 그림

보이는 바와 같이 45nm 버전과 중앙 Penwell 추정 그림은 CPU 코어의 비율이 다르기 때문에 Penwell 비율이 정확한지 모르겠지만, Rosepoint는 ISSCC 것이므로 올바른 것이다. 그러나 Rosepoint에서 Atom 코어가 되고있는 부분은 상하 폭은 Penwell 추정 그림과 같지만, 좌우의 길이가 다르다. 그러나 이것은 어떤 부분을 핵심으로 하고 있는지의 차이일지도 모른다.

어쨌든 위의 그림의 칩 종횡비는 정확한지는 알 수 없다. 그러나 면적 기준으로는 된다. 이 그림에서 무엇을 알 수 있는가 하면, 각 유닛의 대략적인 면적이다. 이에 따라 다른 구성의 다이 사이즈와 22nm 때의 다이 사이즈도 추정 할 수있다.

CPU 코어의 크기는 32nm 공정으로 약 절반

Atom의 CPU 코어는 45nm 공정 세대가 "Bonnell (본넬)"코어, 32nm 공정 세대가 "Saltwell (솔트웰)"이라는 코드 네임이 붙여져있다. CPU 코어 +512 KB L2 캐시의 크기는 45nm Bonnell이 14 제곱 mm 정도에서 Bonnell은 9 제곱 mm 정도였다. 32nm Saltwell는 CPU 코어 + L2 캐시가 아마 7 제곱 mm 정도로 반감하고, CPU 코어 전체에서도 반감한다. 즉, CPU 코어와 L2 내용은 공정의 미세화에 따른 비율로 50 %의 영역에까지 축소시키는 데 성공하고 있는 것으로 보인다.

아래의 7 제곱 mm 정도라고 볼 수 CPU 코어 + L2의 크기는 ARM 계열 CPU 코어와 비교하면 어떤가?TSMC 40nm 공정의 Cortex-A9을 보면, 듀얼 코어 구성으로 성능 최적화 하드 매크로의 경우, 6.7 제곱 mm의 다이 영역이다. 이것은 캐시를 포함하지 않는 영역에서 1 코어 + 버스라면 4 제곱 mm 이하가 된다. 45nm의 Bonnell 코어와 비교하면 절반 이하의 면적이지만, 32nm의 Intel의 Saltwell 코어와 차이는 매우작다. 간단히 말하면, 32nm 공정의 Atom 코어는 40nm의 Cortex-A9 코어에 접근하고있다.

ARM Cortex-A9 (40nm), Bobcat (40nm), Atom (45nm/32nm)의 면적 비교

ARM Cortex-A9의 매크로 배치

그러나 회사에 따라 Cortex-A9의 풋 프린트는 상당한 차이로 더 큰 코어도 작은 코어도있다. 따라서 일반화 하기는 어렵다. 전력 최적화 매크로 40nm 공정의 Cortex-A9의 1 코어 2 평방 mm 대가된다. 그렇다고는 해도, 32nm에서 Intel 코어와 40nm 공정의 ARM 코어의 차이가 줄어든 것은 확실하다.

그러나 ARM SoC는 현재 28nm 공정으로의 전환을 추진하고 있으며, 28nm 공정의 ARM 코어에 대해 다시 Atom 계 코어의 크기는 불리하다. Samsung도 32nm 후에는 하프 노드 28nm로 이행한다. Intel이 22nm 공정에 Atom SoC 전환을 서두르고 있는 이유인것 같다.

Clover Trail은 90 평방 mm 정도의 다이 크기 또는

Penwell과 Lincroft의 두 칩은 모두 60 평방 mm 대 중반에서 die size (반도체 본체의 면적)에 큰 차이는 없다. 그러나, Lincroft는 사우스 브릿지 칩 (I / O Hub chip) "Langwell"라는 2 칩 구성이었던 대해 Penwell 은 사우스 브릿지 기능을 통합하는 SoC이다. 이에 따라 Penwell는 I / O 패드가 칩의 모든 주위를 둘러싸고 있다.

Penwell는 I / O 패드 한계, 즉 I / O 패드 면적은 최소의 칩 면적이 정해져 버리는 타입의 칩이다. 간단하게 말하면, 모바일 SoC를 Penwell 다음 다이 크기하는 것은 경제적으로 어렵다.

다음 지난달 IDF에서 공개 된 Clover Trail의 다이 사진을 임시 Medfield 다이에 축척과 비율을 맞춰 본다. 그 방법으로 Clover Trail과 Medfield을 비교 한 것이 아래의 그림이다. 도면에 의한 추정은 Clover Trail의 다이 사이즈는 약 90 평방 mm 전후가된다.

메드필드와 클로러 트레일의 다이

Clover Trail은 거의 Medfield의 ​​상위 호환적인 SoC이다. Intel의 원래 그림 단위 구분은 실제로는 정확하지 않을 가능성이 높다. 그러나 구성 IP 장치 중에서 큰 다이 면적을 늘릴 수있는 것은 CPU 코어 이외의 GPU 코어 밖에 없기 때문에, GPU 코어의 대형화는 확실 하다고 볼 수 있다.

다이 추정 그림을 본 바로는 Medfield는  Clover Trail에서 GPU 코어는 배 이상이 되고있다. Intel은 태블릿 업계 관계자에 Medfield는 PowerVR SGX540에서 Clover Trail은 PowerVR SGX544MP2 예정된다고 설명 했다고 전해진다. 때문에 다이에 크게 부풀어오른다. SGX540에서 SGX544MP2는 GPU 코어 수가 두 배. 뿐만 아니라 GPU 코어 내부의 연산 유닛 수가 2 배이므로 총 유닛 수와 생 연산 능력은 같은 동작 주파수에서 4 배되기 때문이다.

ARM 계열 모바일 SoC와 비교하면 비슷한 다이 적은 코어 수

그러면 Penwell의 1 CPU 코어 +1 GPU 코어로 64 제곱 mm, Cloverview 2 CPU 코어 +2 GPU 코어 약 90 제곱 mm의 Intel SoC의 다이 크기는 다른 ARM SoC와 비교하면 어떤가? 비교한 것이 아래의 그림이다.

모바일 SoC의 다이 사이즈

같은 32nm 노드에서 비교하면 2 CPU 코어 +2 GPU 코어 Apple A5의 32nm 버전이 70 제곱 mm 미만으로, Medfield / Penwell보다 약간 큰 정도. A5를 제조하는 Samsung은 상대적으로 코어의 크기가 다른 파운드리 보다 크다. 그것과 비교하면 Intel Atom SoC는 2 배의 코어 수의 ARM SoC와 같은 수준의 다이 크기가 된다. 다만, Cortex-A9 듀얼 코어의 OMAP4는 45nm 공정으로 70 제곱 mm 이하이며, 비교하면 Intel SoC는 1 세대 이전 공정의 ARM SoC와 같은 수준의 다이 크기가 된다.

그러나, 스레드 당 성능은 Cortex-A9보다 Intel SoC가 위가 된다.

Clover Trail / Cloverview는 다이 크기는 iPhone 5 Apple A6에 가깝다. A6는 2 CPU 코어 3 GPU 코어로 판명하고 있다. 따라서 Cloverview +와 A6를 비교하면 차이는 훨씬 줄어든다. 그러나 Apple A6의 CPU 코어는 분명히 Cortex-A9보다 꽤 크기가 큰 단일 스레드 스칼라 성능이 높다. 따라서 이 비교로 Intel이 절대 적으로 유리하다고는 말할 수 없다. Cortex-A9와 비교한다면, 40nm 공정의 Tegra 3는 Cortex-A9 코어를 총 5 개 싣고 있고, 81.9 평방 mm와 Cloverview보다 다이가 작다.

또한 이 차트에는 ARM SoC의 28nm 공정 세대의 다이가 아직 들어 있지 않다. 28nm 공정은 또한 다이가 작아지기 때문에 28nm가 주류 가면 간단한 코어 위에서는 Intel에게 불리하다. 또한, Cortex-A15와 Krait 클래스의 CPU 코어가 주류가 되면, CPU 코어 자체의 성능에서 Intel의 어드밴티지가 희미하거나 사라져 간다. 반면 CPU 코어 크기에서 Intel과 ARM의 차이는 작아 져만 간다. 다만 Intel은 22nm의 Silvermont에서 새로운 마이크로 아키텍처로 전환하기 위해 다시 코어 크기가 커질 가능성이 있다.

공정의 미세화를 마이크로 아키텍처의 진화에 사용

물론, Intel은 다이 크기를 대형화하고 코어 수를 늘려 대항 할 수 있다. 실제로, Apple은 다이를 대형화 하고 고성능화 했다. 그렇다고 해도, Apple은 자사에서 최종 제품을 제공하고 있기 때문에 시스템 전체 비용의 앞뒤를 맞출 수 있지만, Intel은 그것을  할 수 없다.

또한 Intel의 전체 가격 / 비용 구조면에서도 바람직하지 않다. 왜냐하면 아래의 그림과 같이, Clover Trail (Cloverview)의 다이 크기에서 이미 PC 용 프로세서의 저가형 크기에 도달하고 있기 때문이다. Intel이  만약 모바일 SoC의 크기를 Apple A5X 클래스와 같이 해 버리면, 같은 다이 크기의 칩을 PC 용으로 판다면 100 달러 이상되는데, 스마트 폰과 태블릿 용으로하면 20 달러 정도는 줄여야  균형이 생긴다.

인텔의 다이크기, 마이크로 아키텍처 이행도

하지만, 22nm 공정 SoC를, Intel이 2013 년에 투입하게 된다고 이야기는 달라진다. 다이 크기는 같더라도, 내부 CPU 코어와 GPU 코어는 크게 늘릴 수있다. Intel은 45nm → 32nm에서는 CPU 코어의 크기를 절반으로 줄일 수 있었다. 같은 방식으로 32nm → 22nm으로 할 수 있다면, 100 평방 mm 아래의 다이크기의 칩에서 CPU 코어는 4 코어에 있는 계산이 된다. GPU 코어도 마찬가지로 4 코어 구성에 있을 것이다.

다만, 22nm에서는 Intel은 CPU 코어와 GPU 코어의 마이크로 아키텍쳐를 바꾼다. CPU 코어는 Silvermont되고 싱글 스레드 성능이 올라간다. GPU 코어는 Imagination Technologies의 PowerVR 6 시리즈로 바뀐다. 각 코어는 커질 것으로 보이지만, 그만큼 성능은 오른다. (실제로는 인텔 자사의 HD 그래픽이 들어갑니다. 현재로는 기정 사실입니다. 기사의 저자가 다른 기사에서도 그렇게 될거라는 업계 얘기가 있다고도 말했고요.)

어쨌든, 22nm 공정 세대가되면, Intel 모바일 SoC의 경쟁력은 늘어난다. 28nm 공정 세대 ARM SoC에 비해  유리하다. 다이 크기으로도 동렬로 싸울 수준을 유지할 수있을 것 같다.또한 14nm로 이행하고 나면, 파운드리 공정 기술에 의존하는 ARM SoC에 압도적으로 우위에 설 수 있다는 것이 Intel의 계산인 것이다.

[아키텍처] 저전력 x86 시장에서 AMD의 재규어와 싸울 인텔 실버몬트

[아키텍처] Intel의 모바일 반격의 열쇠가 되는 ​​저전력 CPU 실버몬트(Silvermont)

[정보분석] 인텔 22나노 아톰(ATOM) CPU코어 실버몬트(Silvermont) 세부 사항

[정보분석] Intel의 스마트폰 시장 공략 비장의 카드 "Medfield"

[업계동향] 인텔 14nm 세대에 50억 달라를 들여 새로운 제조 시설을 애리조나에 건설

[정보분석] CES 2012 인텔 폴 오텔리니 기조연설. 인텔 스마트폰 출시

[정보분석] 아웃 오브 오더 및 최신 프로세스를 채택하는 향후의 Atom

[정보분석] CES 2013 Intel, Haswell을 탑재한 레퍼런스 하이브리드 PC 공개

[정보분석] IDF 2011 인텔 하스웰(Haswell)의 다이와 절전 기술

[아키텍처] IDF 2012 인텔 차세대 주력 CPU Haswell(하스웰) 공개.

[정보분석] Hasell(하스웰) 최강의 무기 통합 전압 조절기

[정보분석] Intel의 "Ozette"칩에서 Haswell(하스웰)까지의 전압 레귤레이터 통합​​의 길