[분석정보] Intel CTO 래트너 Tera-Scale Computing에 대해 설명

 

 

저스틴 래트너 씨 (사진은 2005년 11월의 것) 6월 15일 실시

 미국 Intel 에서 CTO (Chief Technology Officer)를 맡는 저스틴 래트너 씨가 15일 자사의 "Tera-Scale Computing (테라 급 컴퓨팅)"에 관한 대응에 대해 전화 회의를 가졌다.

 

 

싱글 코어로 시작된 CPU는 듀얼, 쿼드를 거쳐 매니 코어로

 

테라 스케일 컴​​퓨팅은 2010년 이후에 등장 하는 것으로, 수십에서 수백개의 코어를 내장 한 프로세서에 의한 컴퓨터나 어플리케이션 등을 가리키는 말로, 지금까지는 "Many Core (매니 코어)"라고 불렀다.

 호칭을 바꾼 이유에 대해 래트너 씨는 "매니 코어라는 이름으로 현재의 듀얼 코어와 쿼드 코어의 연장을 떠올리지만, 매니 코어가 가져오는 컴퓨팅은 그들과는 전혀 다른 차원의 것이기 때문이다"라고 말했다.

 예를 들어, 지금의 영화 등에서 사용되는 CG는 매우 현실에 가까운 표현력이 있지만, 그 렌더링에는 1 프레임에 몇 시간이 걸릴 수도 있다. 하지만 테라 급 컴​​퓨팅이 실현되면 실시간 즉 24fps로 렌더링이 가능할 것이라고 인텔은 생각한다.

 1개의 CPU 다이에 수십 개의 코어를 구현하려면 당연히 공정의 미세화와 고속화, 그리고 동시에 저소비 전력화 등의 측면에서 개선과 발전이 필요하다. 또한 소프트웨어도 거기에 맞춘 개선이 요구된다.

 모든 코어는 동시에 작동하기 때문에 다른 코어가 같은 메모리를 참조해도 오류가 발생하지 않도록 대처하는 "트랜잭셔널 메모리" 라는 기술이 그 하나의 예로 하드와 소프트 양면에서의 접근이 필요해져 온다.

 인텔은 지금까지 테라 스케일 컴​​퓨팅에 대한 설명을 해왔지만, 이번은 그 개념 아키텍처가 소개되었다.

 이에 따르면 하나의 다이에 다수의 x86 코어가 내장되어 각각 "온 다이 패브릭"이라 부르는 구조로 연결된다. 그 위에, 소프트웨어는 레거시 OS, 미디어 관련, 시각 관련 등 물리적으로 분리된 "컨테이너"라는 단위로 실행되며 각 코어가 그것들에 할당된다.

 캐시에 대해서도 기존의 것과는 다른 "Reconfigurable Cache (재구성 가능한 캐시) "가 탑재되어 소프트웨어에서 동작을 지정할 수 있다.

 

 

테라 스케일 컴​​퓨팅 프로세서의 개념 아키텍처

 

 

 

 

이미 기초 연구 개발이 진행되고 있는 20Gbps의 고속 I / O (위)와

캐시 계층 구조 (아래) 검증 모습

 

2006년 6월 15일 기사 입니다.

 

 

[분석정보] 오텔리니 CEO 기조 연설 쿼드 코어의 Core 2 Extreme 은 11월에 등장

 

 

[분석정보] Intel의 Larrabee에 대항하는 AMD와 NVIDIA

 

 

[분석정보] 2015년 컴퓨터 플랫폼 IDF Spring 2005

 

 

[분석정보] 정식 발표된 라라비(Larrabee) 아키텍처

 

 

[분석정보] Intel CPU의 미래가 보이는 80코어 TFLOPS 칩

 

 

[분석정보] 5W 이하의 저전력 프로세서의 개발로 향하는 Intel

 

 

[분석정보] 상변화 메모리 PRAM의 제품화, 2TFLOPS달성을 데모

 

 

[분석정보] TSX 대응으로 약 6배로 성능 향상된 Xeon E7 v3

 

 

[분석정보] Intel, 기간 서버용 CPU 신제품 Xeon E7 v3발표

 

 

[분석정보] Intel 48 코어 IA 프로세서를 개발

 

 

[분석정보] 고속화를 가져오는 Radix-16 Divider와 shuffle Engine

 

 

[분석정보] 차세대 CPU Conroe의 내부 구성이 명확히