세션에서 다른 다이어그램 Intel이 차세대 CPU 마이크로 아키텍처 "Core Microarchitecture"의 개요를 공식적으로 밝혔다. 아래가 Intel에서 정식으로 공개된 Core Microarchitecture의 블록 다이어그램 그림이다. 연산 유닛 배열에는 ALU 군이 3그룹과 로딩이 1, 스토어 유닛이 1의 합계 5 그룹이 나란히있다. 연산계 유닛은 3유닛 각각이 정수 연산 스칼라와 MMX / SSE 유닛을 포함, 부동 소수점 연산은 더하기 (FAdd)와 곱셈 (FMul)이 각각 다른 명령 발행 포트에 배치되어 있다. 분기는 왼쪽 첫번째의 유닛에만 구현되어 있다. Core Architecture Block Diagram 사실 이 그림은 7일 기사에서 보인 것과 구성이 다르다. 7일 기사에서..