[고전 2001.01.17] 10GHz CPU를 실현하는 Intel 0.03μm 트랜지스터 기술

 

 

 

 

Intel 10GHz CPU를 실현하는 기술을 발표

Intel의 계획은 2010 년에 20GHz의 CPU가 실현된다고 한다. 2000 년 12 월, Intel은 그 목표의 이정표가 되는 10GHz CPU를위한 공정 기술을 미국 샌프란시스코에서 개최 된 "2000 IEEE International Electron Devices Meeting (2000 IEDM) '에서 발표했다. 여기에서 Intel이 발표 한 것은, 게이트 길이가 0.​​03μm이라는 작은 트랜지스터 실제로 실험실 수준에서 트랜지스터의 형성에 성공했다. Intel이 트랜지스터를 2005 년에 도입 0.07μm (기술 노드)의 공정 기술에 사용한다.

Intel은 현재 0.13μm의 "P860" 공정의 양산 개시에 한창이다. 다음 0.10μm의 "P1262"공정 제조 장치 메이커와 장비 개발 단계에 들어간 것으로 보인다. 그 다음이 12 월에 발표 한 트랜지스터를 사용 0.07μm의 "P1264" 공정으로, 이것은 아직 기초 기술 개발 단계에 있다. 즉, CPU 설계와 마찬가지로 공정 개발도 3 세대가 겹쳐있다. 지당하게 이것은 Intel에 국한된 얘기가 아니다. 첨단 공정을 연구하고있는 업체라면, 2세대 이후의 공정의 연구를 행하는 것은 보통의 일이다.

12 월에 발표 된 Intel 공정 로드맵은 아래와 같이된다.

 

Intel의 향후 공정 기술

 

이름	P858	P860 / P1260	P1262	P1264
양산 년도	1999	2001	2003	2005
공정	0.18μm	0.13μm	0.10μm	0.07μm
게이트 길이	0.13μm	0.07μm	0.05μm	0.03μm
SRAM 셀 면적	5.6 제곱 μm	2.09 제곱 μm	?	?
전원 전압	1.5V	1.3V	?	0.85V?
메탈 층	6층 / 알루미늄	6층 / 구리	? / 구리	? / 구리?
웨이퍼 크기	200mm	200 / 300mm	300mm	300mm

 

공정 기술의 이름으로 P의 다음의 숫자는 웨이퍼의 크기를 나타내고 있다. P8xx이 8 인치 (200mm),P12xx가 12 인치 (300mm) 웨이퍼이다 (6 인치 P6xx 있었다). 200mm 및 300mm는 2 종류가 있다.

 

0.13μm 내용은 2000 년 IDF에서 P860하면 P1260 두 공정 기술 이름이 있는 것으로 알려져 있다. 그러나, 0.10μm 이후 P12xx만으로 되어 있다. 이 때문에 0.10μm에서 Intel이 완전히 300mm 웨이퍼로 전환 할 생각인 것을 알 수 있다.

 

 

DNA보다 작은 트랜지스터

Intel은 공정 기술을 2 년마다 '× 0.7의 법칙 "에서 스케일 해 나갈 것을 선언하고 있다. 실제로 이 로드맵을 보면, 0.07μm → 0.05μm → 0.03μm와 트랜지스터의 게이트 길이는 훌륭하게 × 0.7의 법칙으로 축소하고 있는 것을 알 수있다. 0.18μm의 게이트 길이는 0.13μm되고 있지만, 실제로는 0.10μm 정도로 줄였기 때문에 여기서도 × 0.7이다. 트랜지스터의 면적 × 0.7의 제곱의 법칙으로 줄어들기 때문에 1 세대마다 × 0.5이다.

 

즉 같은 트랜지스터 카운트라면 die size (반도체 본체의 면적)은 반이된다. (실제로는 배선도 생각하지 않으면 안되기 때문에 절반은 아니다.) 같은 die size에 2 배의 트랜지스터를 밀어 넣는 것이 가능하게 셈이다.

× 0.7의 법칙으로 축소 P1264의 트랜지스터의 크기는 DNA 체인보다 작다고 한다. 게이트 길이가 짧아질수록 게이트 딜레이(지연)은 작아진다. 0.03μm 트랜지스터의 게이트 지연은 nMOS 0.94 피코 초, pMOS가 1.7 피코 초에서 Intel에 따르면 지금까지 발표된 것 가운데 최소의 수치라고 한다.

게이트 산화막도 얇아지고, 0.8nm = 원자 3 개분의 두께가 되었다. 덧붙여서, 지금의 0.18μm가 2nm로 원자 8개분에 그 2.5 분의 1의 두께라는 것이 된다. 게이트 산화막이 얇아지면, 트랜지스터의 스위칭이 빨라 역시 고속 동작이 가능하게 된다. 이 트랜지스터의 속도에 맞먹는 배선 기술을 개발할 수 있으면, 10GHz의 CPU가 가능하다는 것이다. Pentium 4의 경우 0.18μm에서 2GHz에 도달 할 수 있으므로 × 0.7의 법칙에

따르면 0.07μm 때로는 단순 계산으로도 6GHz 근처에 도달 할 수 있게 된다. 실제로 핵심 방법을 바꾸거나 해서 더 클럭 올리기 때문에, CPU 아키텍처의 변경까지 생각하면 10GHz 도달도 이상하지 않을 것이다.

 

가장 큰 문제는 열

하지만 문제는 열이다. 0.03μm 트랜지스터의 구동 전압은 0.85V에서 역시 이것은 × 0.7의 법칙에서는 축소하지만, 전압은 이미 선형으로 낮출 수 없다. 따라서 CPU 자체의 발열이 증가뿐만 아니라, 다이(반도체 본체)의 단위 면적당 발열, 즉 열 밀도가 올라 버린다 (온도는 동일한 영량이 얼마나 밀도가 높은가로 나타나죠. 그렇기 때문에 열 전도가 높은 것을 방열판으로 쓰는 것이구요. 열이 그만큼 빨리 확산되면 (밀도가 낮아지면), 온도가 내려가니까요. 고급형은 구리를 쓰고, 저가형은 알루미늄을 쓰고... 돋보기로 태양빛을 한점에 모으면 온도가 높아지는 것과 같은 얘기. 한점에 모으지 않으면 전체 온도가 적당히 따뜻한 정도지만, 한점에 모으면 종이에 불을 붙일 수 있게되죠.).

Intel Microprocessor Research Labs (MRL)의 Fred Pollack 이사 겸 Intel Fellow가 '99 년 Micro32에서 행한 프레젠테이션 " New Microarchitecture Challenges in the Coming Generations of CMOS Process Technologies "의 자료를 보면, 이대로 같은 다이 사이즈로 새로운 아키텍처의 CPU가 개발되어 가면, 0.10μm(100나노, 실제 나온건 90나노 프레스캇)때 이미 소비 전력이 200W, 열 밀도가 90W/제곱 cm에 도달해 Pentium 4가 귀엽게 보일 정도의 열을 CPU가 발산하게 되는 것이다.

덧붙여서, Pollack 씨에 따르면, 핵융합 (Nuclear Reactor)은 200W/제곱 cm 정도 이므로, 거기에 한없이 근접하게 된다. 아마도 0.07μm(실제 나온건 65나노)때에는 핵반응로를 초과하는 것이다. 또한 그뒤로는 로켓 분사구(900W / 제곱 cm 근처)까지 기다리고 있다고 한다. 이렇게 되면 열을 쉽게 제어할 수 없게 된다..

 

CPU 설계는 전력 당 성능을 올리는 방향으로

이 문제를 해결하는 방법 중 하나는 캐시 SRAM을 늘리는 것이다. 그것은 SRAM은 로직에 비해 10 분의 1 정도의 열 밀도, 누설 전류도 억제하기 쉽기 때문이라고한다. 즉, 향후 Intel은 CPU의 다이 중 SRAM의 면적을 늘지 않으면 안된다는 것이다. 미래의 Intel CPU는 SRAM의 비율이 상당히 높아질지도 모른다.

Pollack은 다른 해결 방법으로, 칩 멀티 프로세서(CMP)와 스레드 수준 패러렐리즘을(병렬화)들었다. 1 개의 다이에 여러 CPU를 탑재 해 버리는 CMP의 경우, 2 개의 CPU 코어가 동시에 맥스 파워가 될 확률이 낮기 때문에 결과적으로 발열을 억제한다. 또한 스레드 수준의 병렬화는 성능 향상에 대한 전력 향상의 비율이 상대적으로 낮아진다 고한다. 그러나 이 기술이 데스크톱 영역에 들어오는지 여부는 아직 알 수 없다.

오히려 가능성이 높은 특정 용도의 성능을 향상시켜 나갈 것이다. Pollack 씨는 SIMD 정수 연산과 SIMD 부동 소수점 연산의 강화를 도모하면, 전력 소비를 크게 늘리지 않고 멀티미디어 / 3D 그래픽 성능이 향상된 다고 언급하고 있다. 또한 CPU에 메모리 컨트롤러와 그래픽 코어를 통합하거나 특정 애플리케이션의 로직을 더하는 방향도 제안하고 있다. 기타 파이프 라인의 설치를 최대한 줄여 실행 효율을 높이고 성능 당 소비

전력의 절감을 도모, 기술을 향상해야 한다고 말하고 있다.

어쨌든 분명한 것은 기존처럼 새로운 아키텍처의 CPU가 되면 단순 논리로 두배로 실행 유닛이나 파이프라인을 늘리는 주는 것은 다시 있을 수 없다는 것이다. 향상된 공정(공정전환)기술을 이용할 수 있도록 CPU도 지금 까지와는 다른 접근이 필요할 것 같다.

 

2001년 1월 17일

 

아~ 꿈! 이런 공정을 발판으로 프레스컷 (6Ghz) -> 테자스 (Tejas 취소) -> 네할렘(취소된 네할렘. 실제 발매 된 네할렘은 이름만 다시 쓴 전혀 다른 아키텍처) 에서 10GHz까지 가려고 했는데....

 

[01년11월27일] 인텔 테라 헤르쯔 트랜지스터 기술 발표