[고전 2001.01.11] Intel의 0.13μm 공정 P860/P1260에서 CPU는 어떻게 바뀌나

 

 

 

 

 

 

2001 년의 CPU 레이스 초점은 0.13μm(130나노)

2001 년은 0.13μm의 해다. Intel도 IBM(Crusoe을 제조)도 TSMC(CyrixIII을 제조)도 0.13μm 제품 양산에 들어 간다고 발표하고, 올해 상반기 부터 중반에 걸쳐, 0.13μm의 설계 규칙의 공정으로 제조 된 CPU가 잇따라 등장하게 될 전망이다. 올해는 0.13μm가 CPU 경주의 초점이 될 것은 틀림 없다.

0.13μm 프로세스는 특히 Intel에게 중요하다.그것은 0.13μm를 라이벌 AMD의 공세를 꺽을 반전의 비장의 카드로 생각하고 있기 때문이다. Intel은 2001 년 중반에 Pentium III의 0.13μm 판 "Tualatin (투알라틴)"의 양산을 예정하고 있다.또한 4분기에는 Pentium 4 0.13μm 판 "Northwood (노스우드)"를 발매한다. Tualatin은 모바일이 메인, Northwood는 당분간 데스크톱 만의 투입이다.

Intel의 제조 형세는 올해 1 분기부터, 오리건의 Fab20에서 생산을 시작한다. Intel은 이미 11 월에 0.13μm 프로세스의 Pentium III의 시작에 성공 했다고 발표했다. Intel의 0.13μm 프로세스 "P860 (300mm 웨이퍼 버전은 P1260) '는 어떤 특징을 가지고 있을까?

우선 0.13μm에서는 Intel CPU의 클럭은 동일한 아키텍처에서 0.18μm 공정의 1.5 ~ 1.6배 이상이 된다. Pentium 4라면 3GHz를 편하게 넘을 것이다. 또한 탑재 캐시 SRAM 크기는 최소 2 배가된다. 실제로 Tualatin와 Northwood는 512KB의 L2 캐시로 계획되어 있다.

그러나, 0.13μm에서 열이 문제가된다. 전력 자체는 내려가지만,칩의 단위 면적당 방열량이 증가하기 위한 CPU 패키징은 점점 어려워진다. 0.13μm 이후, 소비 전력과 열이(0.18μm 때 이상)강력한 적이 된다. 0.13μm은 그런 의미에서 Intel에게 고비 공정이다.


× 0.7의 법칙에서 CPU는 성능이 업

공정기술 발전의 근본은 "× 0.7의 법칙 '이다. 0.35μm 이후 프로세스 규칙 1 세대마다 트랜지스터의 게이트 길이를 "× 0.7"또는 그 이하로 스케일 해왔다. 그리고 이 경우 트랜지스터의 크기는 "× 0.7"의 제곱이 되므로 0.7 × 0.7 = 0.5 반이된다. 즉 "× 0.7의 제곱의 법칙"이며 같은 면적에 2 배의 트랜지스터를 집적 할 수 있게 된다. 그리고, 게이트 딜레이(지연)도 × 0.7의 법칙에 따라, × 0.7 줄어 성능(클럭)은 그 반대로 1.5 배

향상하는 것이다.

그런데, Intel의 0.13μm 프로세스 P860 트랜지스터의 게이트 길이는 0.07μm이다. Intel의 0.18μm 프로세스 "P858"는 "Notched"이라는 기술에서 게이트 길이를 0.10μm 상정하고 있는데, 0.13μm 때는 그보다 더 "× 0.7"수축한다. 즉, 이번에도 × 0.7의 법칙은 지켜된다.

게이트 길이가 짧아 질수록 게이트 딜레이가 작아진다. 또한 0.13μm에서 게이트 산화막은 1.5nm로 0.18μm의 2nm보다 25 % 얇다. 게이트 산화막이 얇아지는 것도 트랜지스터의 스위칭 속도. 즉 0.13μm로 이전된 트랜지스터는 거의 × 0.7 법칙대로 고속화 하는 것이다.

그러나, CPU의 클럭은 게이트 지연만으로 결정 되는 것은 아니다. 미세화가 진행됨에 따라, 배선 지연도 문제가된다. 이 문제에 대해서는, Intel은 배선 저항을 줄일 수있는 구리를 채용했다. Intel은 0.18μm에서는 아직 배선 지연은 큰 문제가 아니라서 수율 저하의 위험을 해서 까지 구리를 도입 할 필요가 없다고 주장했다. 그러나 0.13μm에서 구리 배선의 도입을 단행했다. 현재 제조 장치 메이커도 구리의 제조 기술을 성숙시

켜 왔으며, 도입 위험은 계속 낮아지고 있다고한다.

Intel은 0.18μm에서 구리 배선을 보류 한 대신, 배선의 단면이 직사각형이 되도록 비율을 높게 형성하는 것으로, 저항의 증가를 억제하고 있었다(해당 증가 배선간 용량도 억제 소재를 도입했다).Intel은 이번에도 이기술을 도입, 가로 세로의 비율이 1.6과 매우 길쭉한 직사각형으로 하고 있다.또한 배선 간의 용량을 줄일 저 유전율 (low-k)의 절연 소재로 불화 SiO2를 채용했다. 이러한 기술로 배선 지연을 40 % 정도까지 감소했다고 한다. 즉, 배선 지연이 발목잡아 클럭을 높일 수 없게 하는 것을  막은 것이다.


SRAM 셀이 비정상적으로 작은 Intel의 0.13μm 프로세스

이처럼 성능 중시의 Intel의 0.13μm 프로세스 P860 이지만 또 하나 중요한 것은 SRAM 셀이 작은 것이다. Intel에 따르면, P860의 6 트랜지스터 SRAM 셀의 면적은 2.45 평방 μm로, 2001 년에는 2.09 평방 μm가 된다고 한다. 이것은 0.18μm의 SRAM 셀보다 면적에서 37 %로 매우 작다. 스케일은 × 0.37이고 "× 0.7의 제곱의 법칙"보다 축소되어있다.

사실, 지금까지 Intel 프로세스는 SRAM 셀이 타사에 비해 컸다. 예를 들어, 0.18μm에서 Motorola와 IBM의 SRAM 셀이 4 평방 μm대로 발표되고 있었는데, Intel은 5.6 평방 μm이었다. 이것은 CPU에 대용량 L2 캐시를 통합하는 것이 당연하게 된 지금, 매우 문제가 되고 있었다. Intel은 타사와 동일한 용량의 L2 캐시를 탑재하고도, SRAM의 면적이 보다 넓어져 버린것 이었다.

하지만, 0.13μm에서 SRAM 셀이 극도로 작아지기 때문에 이런 불리함은 없게 된다. 계산 상으로는 지금까지의 3 배의 L2 캐시를 탑재하고도 크기는 0.18μm 때 캐시 크기와 같게된다. 그래서 Tualatin과 Northwood에 512KB의 L2 캐시를 쉽게 통합 할 수 있는 것이다. 이는 대용량 L3 캐시를 탑재하는 "서버&WS용 0.13μm판 Pentium 4 (Prestonia : 프레스토니아)"에서는 더 유리하게 작용할 것이다.


소비 전력 × 0.7의 법칙이 통하지 않아

이처럼 0.13μm에서는 × 0.7의 법칙으로 CPU의 성능이 크게 늘어난다.
하지만 소비 전력은 이런것과  달리 × 0.7의 법칙이 효과가 없다. 소비 전력은 용량 × 전압의 제곱 × 클럭으로 결정된다. Intel의 0.13μm의 표준 전압은 1.3V 이지만 지금의 0.18μm 프로세스의 표준 전압은 1.5V(실제 데스크톱 CPU는 1.6V 이상) 이므로  이걸보면 × 0.8 규모 밖에되지 않는다. 0.25μm까지 프로세스 세대마다 전압도 × 0.7의 법칙을 따라 내려 가고 있었지만, 0.18μm 이후 그렇게 안되고 있다.

크게 전압은 전력에 제곱으로 효과가 있으므로 실제로는 소비 전력 × 0.7 정도는 줄어든다.즉, 전압의 감소만으로 같은 CPU의 소비 전력이 × 0.7가 될 것이지만, 이것은 꼬박 CPU 클럭의 향상 (1.5 배)에 먹혀버린다. 당연히 × 0.7의 제곱의 법칙에서 단위 면적에 채워지는 트랜지스터 수는 2 배가되므로, 같은 트랜지스터 수의 CPU라면 die size(반도체 본체의 면적)가 작아지는 만큼 소비 전력이 떨어진다. 그러나, 새로운 아키텍처의 CPU에서 로직 트랜지스터 수를 두 배로 늘리면 소비 전력은 증가 해 버린다.

소비 전력에 관해서는 또 불리 할 수​​있다. Intel Microprocessor Research Labs (MRL)의 Fred Pollack 이사 겸 Intel Fellow가 재작년 Micro32에서 행한 프레젠테이션 "New Microarchitecture Challenges in the Coming Generations of CMOS Process Technologies" 의 자료를 보면, 0.13μm 프로세스에서 누설전류가 크게 증가하므로 소비 전력은 선형으로 줄어들지 않게 된다고 한다. 따라서 CPU의 소비 전력의 감소 비율은 0.13μm에서는 지금까지 보다 적어질 가능성이 있다.


0.13μm 이후 열 밀도가 가장 큰 문제

그러나 그 이상으로 문제는 단위 면적당 발열량이 증가하는 것이다. 용량은 × 0.7의 법칙 줄어 간다지만, 그 반면 단위 면적당 트랜지스터 수는 × 0.7의 제곱의 법칙으로 늘어난다. 즉, 2 배가된다. 따라서 0.7 ÷ 0.5되어, 단위 면적당 용량은 단순 계산으로 약 1.4 배가되어 버린다. 실제로, Pollack 씨도 1 세대마다 단위 면적당 용량은 43 % 씩 증가한다고 지적했다. 즉, 단위 면적당 소비 전력과 발열이 43 % 증가하는 것이다.

이 문제를 해결하기 위해 단위 면적당 발열이 많은 Pentium 4 또는 Tualatin은 기존의 다이 (반도체 본체)의 뒷면이 노출 된 패키지가 아니라 다이에 히트 스프레더를 씌운 패키지가 되었다. 평범 해 보이는,이 히트스프레더는 매우 열 저항이 낮은 연결 소재로 다이에 밀착되어있어 효율적으로 열을 분산시키는 구조로 되어있다. 그렇지 않으면 열을 처리 할 수​​ 없지만, 업계 관계자에 따르면,이 패키지는 상당히 고생하고 있는 것이라고.

Pollack 씨에 따르면, CPU의 열 밀도는 점점 증가하고 있으며, 이미 핫 플레이트의 표면 온도는 Pentium II 에서 넘었다고 한다. 그리고 이대로의 페이스로 증가가 계속되면 앞으로 2 ~ 3 세대 핵융합(뉴 클리어 리액터)의 온도에 접근 버린다고 한다 (전체 열량이 행융합 수준이라는게 아니라, 열 밀도가 그렇다는 겁니다. 간단히 돋보기를 생각해 보세요. 햇빛을 한점에 모아서 열밀도를 높이면 온도가 매우 높죠. 같은 열량이라도 열 밀도가 낮으면 온도 제어가 쉽지만, 열 밀도가 높으면 온도 제어가 어렵습니다. 열 전도율이 무한대고 열 저항이 없는 재료로 반도체를 만들고, 히트 스프레더나, 쿨러 방열판도 그러면 온도제어가 문제 없겠지만, 그렇지가 않죠. 다르게 말하면 전체 열량과 온도는 동일한 것이 아닙니다. 같은 열량에 열 밀도가 낮으면 온도는 낮은 것이고, 열 밀도가 높으면 온도가 높은 겁니다. 아래의 내용처럼 SRAM을 코어 주변에 많이 넣어서 약간의 열 분산을 노릴 수도 있을테고요. 또  같은 CPU라면 클럭이 높을 수록 열 밀도도가 높겠죠. 즉 온도가 높아진다. 클럭을 낮추면 반대로 온도가 낮아지구요. 열 밀도가 떨어지니까....). 즉 냉각 한계에 가까워지고 있는 것이다. 0.13μm 에서는 열 밀도가 최고 60W / 평방 cm 정도(지금의 Coppermine이 40W / 평방 cm 대)에 이를 전망이며,이것조차 제어가 상당히 어렵다고 한다.

따라서 0.13μm 이후 CPU는 고성능화의 벽에 부딪힐 것이다. CPU에서 열 밀도가 낮은 SRAM(약 10 분의 1)의 비율을 늘리거나 활성화 열을 처리하는 기능을 추가 할 필요가 생긴다. 따라서 0.13μm 이후 세대의 CPU는 지금과는 상당히 다른 방향으로 향해 갈 것이다.

 

2001년 1월 11일

 

 

[01년02월06일] 2010년 CPU 소비 전력은 600W?

 

 

[아키텍처] 폴락의 법칙에 찢어지고 취소된 테자스(Tejas)

 

[아키텍처] Nehalem(네할렘)으로 볼 수 있는 인텔 CPU 마이크로 아키텍처의 미래