Intel의 2개의 CPU 개발 거점
Ron Friedman (론 프리드먼) 씨
Intel의 IA-32 CPU는 2개의 디자인 센터에서 개발되고 있다 (메인 CPU만 말하는 겁니다. 저전력 아톰이나 기타 연구용 CPU는 별도의 개발팀 또는 연구팀이 개발.). 하나는 이스라엘에 있는 개발 시설 "Haifa Design Centre (하이파 디자인 센터) '로 Intel의 Mobility Group에 속한다. 하이파 디자인 센터의 프로세서 개발을 지휘하는 Ron Friedman (론 프리드먼) 씨 (Vice President, General Manager, Mobile Microprocessors Group)에 따르면,이 센터는 지속적으로 Intel의 모바일계 CPU를 개발하여 왔다고 한다.
현재 하이파 디자인 센터가 설계한 Core Microarchitecture (Core MA 콘로/메롬)는 모바일뿐만 아니라 데스크톱에서 서버까지 널리 사용되고 있다. "Pentium M 마이크로 아키텍처가 매우 전력 효율이 좋았기 때문에, 우리는 서버와 데스크톱을 향한 마이크로 프로세서의 개발이 가능하지 않을까 타진했다"고 Friedman 씨는 말한다. Friedman 씨의 설명은 이 센터의 기본 사상은 모바일에 최적화된 마이크로 아키텍처이며, 그것이 결과로 현재 데스크톱 및 서버에 적합하다는 것을 알 수 있다.
이것은 Intel의 또 하나의 x86 CPU 개발 거점인 미국 오리건주 힐스보로 개발 센터의 사상과 다른 것으로 보인다. 힐스보로 센터는 Intel의 Digital Enterprise Group 하에서 서버 및 데스크톱용 CPU를 개발해 왔다. 차기 CPU "Nehalem (네할렘)"은 모바일도 포함한다. 그러나 이 센터측의 아키텍처 설명은 항상 성능에 포커스가 엿 보인다.
평균 소비 전력을 낮추면서 성능을 터보
하이파 디자인 센터의 모바일 중시의 자세가 잘 보이는 것은, CPU의 평균 소비 전력의 저감의 접근에서다. 45nm 버전 Core Microarchitecture CPU "Penryn (펜린)"은 기존의 Core 2 Duo (Merom : 메롬)과 비교하면, 모바일 서비스의 아이들 전력을 단번에 내려, 그 결과 평균 소비 전력을 크게 줄일 수 있다고 한다. 모바일 CPU로서 중요해지는 기능이 더욱 강화되고 있다.
C6의 구현 내용은 하이파 디자인 센터는 올해 (2007년) 8월 HOT CHIPS 2007에서 설명했다. Penryn에서는 기존의 Merom에 비해 27~44%의 평균 소비 전력의 저감을 실현할 수 있다고 한다. 일반적으로 평균 소비 전력을 이만큼 떨어 뜨리는 것은 매우 어렵다. 그 비밀은 새로운 전력 절약 스테이트인 'Deep Power Down (C6)'에 있다.
Deep Power Down의 도입 결과
C6은 전력 제어 장치를 변경뿐만 아니라 CPU 스테이트 보존용 특수 SRAM을 CPU에 구현했다. 따라서 C6 스테이트에서는 극한까지 CPU의 전압을 떨어뜨릴 수 있다. 아이들시의 소비 전력을 0W에 한없이 접근할 수 있게했다.
한편, 향후에는 TDP 틀 안에서 다양한 기회를 파악하고 성능을 향상하는 '터보 모드'를 구현해 간다. Penryn의 설명에 있던 단일 스레드시뿐만 아니라 터보 모드의 트리거를 더 넓게 설정한다. 터보 모드는 향후 멀티 코어 CPU의 성능 향상에 크게 기여한다고 한다.
이번 이스라엘의 설명은 터보 모드도 Intel의 향후 CPU의 중요한 형상임이 강조되었다. 터보 모드는 Nehalem의 성능을 끌어 올리는 요소이기도 하다. 평균 소비 전력의 저감과 터보 모드가 쌍끌이 되고, 고성능화와 저소비 전력화를 양립시키는 이미지다.
Penryn의 전력 구성
성능 / 와트 동향
전원 관리 개요
Silverthorne의 키 기술인 C6 스테이트
Intel은 새로운 C6 스테이트 기술을, 이스라엘 개발 이외의 CPU에 널리 구현할 것으로 보인다. 현재 알려진 Penryn 이외에, 텍사스 오스틴에서 개발된 휴대기기용 CPU "Silverthorne (실버쏜 : 초대 아톰) '도 채용하고 있다. 대기 상태가 긴 용도의 장치일수록 C6 스테이트의 효과가 나온다. 따라서 Intel의 휴대기기용 CPU에는 C6 스테이트 기술이 사용되어 갈 것으로 보인다.
Penryn의 각성 전력 스테이트로의 전환은 다음과 같다.
(1) CPU 코어가 아이들에 들어가면 코어 클럭의 공급이 정지되어 액티브 상태인 "C0"스테이트에서 다음의 "C1 (Halt)" 스테이트에 들어간다. 이 동작은 Core Duo (Yonah : 요나) 때부터 CPU 코어 단위로 할수 있게 됐다. 코어 단위에서의 스테이트는 "C"가 붙여져 "CC1 (Halt)" "CC2 (Stop Clock)" "CC3 (Deep Sleep) '와'CC6"까지 전환한다. 한쪽 CPU 코어가 앞서서 CC1 이하의 스테이트에 들어가 이제 다른쪽 CPU 코어 액티브 C0 스테이트로 남아있는 경우도 있다. 이 경우 더 높은 CPU 코어에 따라 CPU 패키지 전체의 스테이트가 바뀐다.
(2) CPU 코어가 "CC3"에 들어가면 CPU 코어의 L1 데이터 캐시가 플러시 되어 L2 캐시에 덤프된다. CC3 상태의 CPU 코어의 L1은 플러시 되어 텅비게 되므로, L1의 스누핑 필요가 없어진다.
참고로, Intel은 Penryn에서는 서버 버전에서도 CC3을 작동 가능하게 한다. 기존 서버는 CC1에서 멈추기 때문에 스눕 트래픽이 생겨 버린다. 반면 Penryn 서버는 CPU 코어가 아이들 상태일 경우 L1에 스눕의 필요를 없앰으로써 불필요한 스눕 트래픽을 감소시킨다. 이를 통해 서버에서도 평균 소비 전력을 낮춘다. 모바일용으로 개발된 기술이 서버로도 뻗어가는 좋은 예 이다.
Penryn의 C 스테이트 제어
Yonah / Merom의 DC4보다 더 전압을 낮춘다
(3) 모든 CPU 코어가 "CC4"스테이트에 들어가면 CPU 패키지 "C4 (Deeper Sleep)"로 들어가서 CPU 전체 공급 전압이 캐시의 데이터 내용을 유지 가능한 한계 레벨 (Cache retention)로 내려간다. 현재는 CPU 코어 단위로 다른 전압을 제공 할 수 없기 때문에 CPU 패키지 전체에서 전압을 일정하게 제어한다. (코어별로 다른 전압을 제공하는 것은 하스웰 부터)
C4 스테이트에서 Yonah 이후의 CPU는 "Dynamic Smart Cache Sizing"에서 L2 캐시 라인마다 OFF 해 간다. L2 캐시 영역은 메인 메모리에 기록 차례로 플러시 된다. 마지막에는 L2가 완전히 비어, 모든 L2 캐시가 전원 OFF된다.
(4) Merom까지의 경우는 여기에서 CPU 전체가 "DC4 (Enhanced Deeper Sleep)"스테이트에 들어간다. DC4는 전압이 캐시 내용을 유지할 수 있는 수준 이하로 낮추는. 또한 칩셋 측면에서 L2 캐시가 플러시 된다. 스누핑 필요가 없어진 것이 전달된다. Yonah / Merom는 DC4시의 코어 전압이 최소 전압이 된다.
그러나 DC4는 CPU 코어 아키텍처럴 스테이트는 유지하고 있다. 따라서 DC4시의 전압은 CPU 코어의 스테이트를 저장할 수 있는 한계 수준이다. 그러나 Penryn에서는 CPU 코어의 스테이트를 CPU 코어 외부 메모리에 저장하여 다시 한단계 전압을 내리는 것이 가능하게 되었다.
(5)이 Penryn의 "C6 (Deep Power Down)"스테이트 이다. 두 CPU 코어의 스테이트가 저장 될 CC6에 들어가 L2 캐시가 완전히 플러시 된 단계에서 Penryn에서는 CPU 전체가 C6 스테이트에 들어가는 것이 가능하게 된다. C6 스테이트에서는 전압은 DC4보다 크게 낮춰 캐시도 OFF로 되어 CPU 전체의 누수에 의한 소비 전력이 큰폭으로 컷 된다. 참고로, Penryn에서도 DC4 자체는 구현되어 있다.
CPU 코어 스테이트 유지수준 이하의 전압으로 낮춘다
Penryn의 전력 절약 제어의 포인트는 여기에 있다. CPU 코어를 리텐션 수준 이하로 낮출 경우 만약 CPU 스테이트를 CPU 외부 메모리에 저장하면 웨이크업시 스테이트를 CPU로 돌려 보내려면 엄청난 시간이 걸린다 (오래 걸린다고 해도 단위는 매우 작은 단위 입니다. 몇초 몇십초가 아닌). 이것은 절전 모드로 실용적이지 않다. "CPU 절전 전력을 줄이기 위해 해야 할 일은 누설 전류를 줄이면서 빠른 응답 시간을 얻을 수 있도록 할 것"이라고 Friedman 씨는 설명한다.
따라서 Intel은 Penryn에서는 CPU에 CPU 코어당 8KB 씩 전용 SRAM "State Storage"를 구현했다. 이 SRAM은 CPU의 다른 영역과는 다른 파워 플레인이 되고있다. CPU 전원 전압 (Vcc)에서 별도의 I / O 전압 "VccP"(1.5V)가 제공되며, CPU가 어떤 절전 스테이트에 있든, 예로 Vcc가 0V이든 내용이 유지된다. 말하자면, 비상 대피 지역이다. 스테이트 스토리지 SRAM의 전압은 VccP을 이용하기 때문에 특별한 전압 공급은 필요로하지 않는 것도 포인트다.
Penryn에서는 C6 스테이트에 들어가기 전에 CPU 스테이트가 이 SRAM에 저장된다. CPU 스테이트에는 모든 IA 아키텍처 스테이트와 CPU 마이크로 아키텍처 스테이트, 즉 마이크로 코드 스테이트의 대부분이 포함된다. 따라서 CPU 스테이트의 유지를 고려하지 않고 코어 스테이트 유지 수준 이하의 전압으로 낮출 수있다. 구체적인 전압은 CPU의 구현에 따라 다를 것으로 보이지만, C6를 구현하는 Silverthorne의 경우 C4가 미니멈으로 0.75V 인 것에 비해 C6는 미니멈에서 0.3V가 되고 있다. 절반 이하의 전압으로 낮추게 된다.
또한 C6시의 누설 전류를 더 줄이기 위해 I / O 핀의 전압 플레인을 분리하는 "Split Vtt '도 도입 될 것으로 보인다. Silverthorne의 경우 C6 때로는 90%의 I / O 핀의 전압을 떨어뜨린다.
Deep Power Down 기술의 전환
Deep Power Down 기술 개요
Penryn의 Deep Power Down 기본 개요
평균 소비전력의 저감에 초점을 맞춘 설계 방식
C6는 온다이 SRAM으로 CPU 스테이트를 되돌리기 때문에 외부 메모리에서 읽어들이는 경우와 비교하면 비교가 되지 않을 정도로 짧은 지연 시간이 된다. 그러나 CPU 스테이트를 유지하는 DC4와 비교하면, SRAM에서 액티브 스테이트에 복귀 지연 시간은 길어진다. 150 ~ 200μs의 지연 시간이 필요할 것이다.
따라서 C6 스테이트에 자주 들어가는 경우에는 CPU 스테이트의 저장 및 로드 평균 소비 전력이 반대로 상승 할 가능성이 있다. Intel의 계산에서는 C6 스테이트에 3~4ms 이하의 빈도로 전환하면 평균 전력이 상승한다. 따라서 Penryn에서는 "Auto-Demote"기능을 구현한다. 자주 C6 스테이트에 들어가는 경우에는 C4 스테이트에 그치고 C6에 들어 가지 않도록 제어한다. 실제 실리콘의 시험에서는 이 기능을 사용하면 좋은 결과를 얻을 수 있었다고 한다.
평균 소비 전력 중단 비율
이렇게 보면 Penryn의 C6은 CPU 스테이트를 레이턴시의 전용 스토리지에 저장해 버리면 CPU 전체를 파워 다운 할수 있는 콜럼버스의 달걀같은 트릭으로 실현된다. 아이돌 전력 절감을 위해, C 스테이트를 아래로 아래로 파간 하이파 디자인 센터 시도의 최종 도달점이다.
Yonah의 "Dynamic Smart Cache Sizing '와'Enhanced Deeper Sleep DC4"그리고 Penryn의 C6와 일련의 흐름을 보면, 하이파 디자인 센터가 CPU의 평균 소비 전력을 억제하는데 매우 포커스 한다. 평균 소비 전력의 저감이야 말로 동센터 CPU의 최대의 특징이라 할 수 있다.
2007년 12월 14일 기사 입니다. 일정기간이 지나면 원래의 날짜로 내려갑니다.
[아키텍처] 환경 조건을 이용하여 성능을 끌어 올리는 터보 모드
[분석정보] 이스라엘에서 발신되는 인텔의 차세대 CPU 기술
[정보분석] 배터리로 20일간 아이들 상태로 가능한 차세대 하스웰 Ultrabook
[정보분석] IDF 2011 인텔 하스웰(Haswell)의 다이와 절전 기술
[분석정보] 인텔(Intel)의 스마트폰 시장 공략 비장의 카드 Medfield (메드필드)
[분석정보] 전면 개량이 아닌 부분 개량에 머문 Penryn
'벤치리뷰·뉴스·정보 > 아키텍처·정보분석' 카테고리의 다른 글
[정보분석] 2개의 CPU 개발팀이 경쟁하는 Intel의 사내 전략 (0) | 2008.01.30 |
---|---|
[분석정보] Bulldozer가 후퇴한 AMD의 로드맵의 의미 (0) | 2007.12.27 |
[분석정보] 현실 노선으로 수정된 AMD의 FUSION (0) | 2007.12.25 |
[아키텍처] 환경 조건을 이용하여 성능을 끌어 올리는 터보 모드(전압 레귤레이터 전압 조절기) (0) | 2007.12.17 |
[분석정보] 이스라엘에서 발신되는 인텔의 차세대 CPU 기술 (0) | 2007.12.11 |
[분석정보] AMD, 데스크탑 네이티브 쿼드코어 Phenom을 발표 (0) | 2007.11.19 |
[분석정보] 2008년 중에 95%를 듀얼 코어로 하는 Intel CPU로드맵의 비밀 (0) | 2007.11.09 |
[분석정보] 인텔 네할렘과 AMD 퓨전 양사의 CPU + GPU 통합의 차이 (0) | 2007.10.11 |