[분석정보] Intel이 ISSCC에서 15 코어 Ivytown과 Haswell의 FIVR 기술 등을 발표

 

15 코어의 최대 규모 Intel 서버 CPU가 등장

　매년 개최되는 반도체 컨퍼런스 "ISSCC (IEEE International Solid-State Circuits Conference) 2014 '에서 올해는 Intel이 논문의 숫자로 눈에 띄었다. Intel은 작년 (2013 년)의 ISSCC는 대부분 논문을 내지 않았다. 따라서 Intel은 비밀에 들어가지 않을까 우려 됐지만 올해는 돌변해 많은 논문을 내고 존재를 보여 주었다. 그중 제품 관련 논문만으로도 눈에 띄는 것이 몇개 있었다.

 

Ivytown의 다이 사진

 

 

모델		코어 / 쓰레드	주파수	L3 캐쉬	메모리	TDP
Xeon E7-2850 v2		12 / 24	2.3GHz	24MB	DDR3-1333	105W
Xeon E7-2870 v2		15 / 30	2.3GHz	30MB	DDR3-1600	130W
Xeon E7-2880 v2		15 / 30	2.5GHz	37.5MB	DDR3-1600	130W
Xeon E7-2890 v2		15 / 30	2.8GHz	37.5MB	DDR3-1600	155W
Xeon E7-4809 v2		6 / 12	1.9GHz	12MB	DDR3-1066	105W
Xeon E7-4820 v2		8 / 16	2GHz	16MB	DDR3-1333	105W
Xeon E7-4830 v2		10 / 20	2.2GHz	20MB	DDR3-1333	105W
Xeon E7-4850 v2		12 / 24	2.3GHz	24MB	DDR3-1333	105W
Xeon E7-4860 v2		12 / 24	2.6GHz	30MB	DDR3-1600	130W
Xeon E7-4870 v2		15 / 30	2.3GHz	30MB	DDR3-1600	130W
Xeon E7-4880 v2		15 / 30	2.5GHz	37.5MB	DDR3-1600	130W
Xeon E7-4890 v2		15 / 30	2.8GHz	37.5MB	DDR3-1600	155W
Xeon E7-8850 v2		12 / 24	2.3GHz	24MB		105W
Xeon E7-8857 v2		12 / 24	3GHz	30MB	DDR3-1333	130W
Xeon E7-8870 v2		15 / 30	2.3GHz	30MB		130W
Xeon E7-8880 v2		15 / 30	2.5GHz	37.5MB		130W
Xeon E7-8880L v2		15 / 30	2.2GHz	37.5MB	DDR3-1600	105W
Xeon E7-8890 v2		15 / 30	2.8GHz	37.5MB		155W
Xeon E7-8891 v2		10 / 20	3.2GHz	37.5MB	DDR3-1600	155W
Xeon E7-8893 v2		6 / 12	3.4GHz	37.5MB	DDR3-1600	155W

 

(다른곳에서 알려진 정보)

　먼저 Intel은 15 코어의 최고봉 서버 CPU "Ivytown (아이비 타운)"의 개요를 ISSCC에서 밝혔다. Ivytown는 15개의 "Ivy Bridge (아이비 브릿지)"코어를 탑재한 하이 엔드 서버 CPU로 Intel의 22nm FinFET 공정으로 제조된다. 각 코어가 2 스레드 멀티 쓰레딩을 행하기 때문에, 전체 칩은 30 쓰레드의 병렬성이 된다.

　Ivytown는 다이 크기가 541 제곱 mm로 트랜지스터 수가 43.1 억의 몬스터 칩. 온다이 L3 캐시 SRAM은 37.5MB, 3채널 60 레인의 칩간 인터페이스 "QPI (QuickPath Interconnect)"와 총 40 레인의 PCI Express, 4 레인의 "DMI (direct media interface)"를 포함한다. 또한 DRAM 인터페이스는 2,677 Mtps의 "voltagemode single-ended (VMSE) '로 구현하고"Memory Extension Buffer (MXB) "에서 DDR3 DIMM을 연결한다. VMSE는 4채널에서 실효 메모리 대역은 75GB/sec 이다.

　Intel은 "Sandy Bridge (샌디 브릿지)"이후는 모듈형 디자인을 채택하고 있어 간단한 설계 변경으로 CPU 코어 수 등을 조절할 수 있도록 했다. Ivytown은 그 사상을 서버 CPU에 확장. 전체 모듈러 설계로, 15 코어 디자인뿐만 아니라 10 코어와 6 코어 칩도 적은 노력으로 파생시킬 수 있었다고 한다. 또한 코어를 일부 해제하여 12,8,4 코어 버전도 파생시키고 있다고 한다.

　칩 내부는 Ivy Bridge CPU 코어와 2.5MB의 LL (라스트 레벨) 캐시 슬라이스가 쌍으​​로되어 내부 인터커넥트 링 버스에 연결되어 있다. 링 버스가 CPU와 캐시 쌍 군과 다른 장치를 연결하고 있다. 15 코어를 효과적으로 연결하기 위해 링 버스는 3 개의 단방향 링으로 구성되어 있다. 링 작업도 동적으로 변화시킬 수 있다.

　Ivy Bridge 계이므로, CPU 코어 군에 공급 전압은 VccGV 1 계통. 높은 부하에서 높은 전압에서 동작하는 코어가 있으면 끌려가는. PLL은 코어 군에 3 계통으로 나뉜다.

 

 

 

 

 

 

 
Haswell의 eDRAM 솔루션의 기술

　ISSCC에서 Intel은 지금까지 명확하게 공개되지 않았던, eDRAM 솔루션의 개요와 "완전 통합 전압 레귤레이터 (FIVR : Fully Integrated Voltage Regulator)"의 개요를 밝혔다.

　Intel은 PC 용 "Haswell (하스웰)"만으로 8종류 가량 다른 다이를 파생시키고 있다. 최상위인 "4 +1"즉, 4CPU 코어 + 최대 구성의 GPU 코어의 솔루션은 메모리 대역폭을 필요로하는 GPU 코어를 위해, eDRAM 칩을 Multi-Chip Package (MCP)로 내장하고 있어 . ISSCC에서는 Haswell 세션에서 eDRAM과 CPU를 연결하는 on Package I / O (OPIO) 등의 개요가 제시되었다.

 

 

Haswell 패밀리의 다이 레이아웃

　OPIO는 싱글 엔디드의 초 저전력 인터페이스로 3.2GHz 클럭의 양 에지를 사용하는 것으로 6.4Gtps의 전송 속도를 실현하고 있다. 단방향 64-bit 인터페이스는 16-bit 씩 클러스터가 되고 있다. 총 메모리 대역은 102.4GB/sec 으로 방대하지만, 인터페이스의 소비 전력은 불과 1W로 억제되어 있다. 데이터 당 에너지는 1.22pj / b에 불과하다.

 

 

 

 
　Intel은 ISSCC에서 eDRAM 칩의 발표도 별도로 진행했다. eDRAM 기술 개요 자체는 작년 6월의 "VLSI Symposium (2013 Symposium on VLSI Technology and Circuits)"의 발표와 거의 같다. 논리회로 와의 혼재를 전제로 개발된 eDRAM에서 metal-insulator-metal (MIM) 커패시터를 사용한다. 22nm 트라이 게이트 FinFET 공정이지만, DRAM의 메모리 밀도가 22nm의 DRAM에 해당하는 것은 아니다.

　메모리 셀 크기는 0.029 제곱 mm로 메모리 밀도는 17.5M-bit / 제곱 mm. 128M-bit 매크로로 구성되어 있으며, Haswell에 채용된 것은 1G-bit (128MB) 용량의 eDRAM 칩. eDRAM 칩 자체의 다이 크기는 77 제곱 mm, 동작 전압은 1V 전력은 Haswell 측 FIVR에서 공급된다.

 

 

 

 

 

 

 

 
밝혀진 Haswell 전압 조정기의 구현

　Haswell의 FIVR의 구현은 지금까지 컨버터는 온칩 인덕터 코일이 칩 외부에 있다고 밖에 공개되지 않았다. 그러나 이번 ISSCC에서는 보다 구체적인 내용이 공식적으로 밝혀졌다. Intel이 Haswell에 채용한 패키지 트레이스 인덕터에서 CPU의 기판 내부의 트레이스를 인덕터로 사용하고 있다.

　FIVR는 전압 레귤레이터를 내장했기 때문에 백 스위치의 속도가 140MHz로 매우 높아졌다. 따라서 인덕터 용량이 작을 필요가 없다, 패키지에 인덕터에서 지원 할 수있게한다. 예를 들어, 0V에서 0.8V의 시작은 불과 0.32μs(마이크로 세컨드)에서 가능하다고 한다. Haswell이 시간적으로도 세밀한 전압을 전환하는데 전력 절감을 실현할 수 있는 것으로 밝혀졌다.

 

 

 

 

 

 

 

 

통합 전압 레귤레이터

 

 

세밀한 전력 관리

　덧붙여서, ISSCC에서는 IBM은 온다이에서의 전압 조절 기술을 발표하고 있다. 전압 레귤레이터의 통합이 절전 기술의 초점이 되고있는 것을 알 수 있다.

　Intel은 이 밖에도 중요한 발표를 몇 ISSCC에서 행하고 있다. 특히 22nm의 매니 코어 아키텍처 "Networks-on-Chip (NoCs)"의 프로토 타입 칩 인터커넥트 기술 등이 눈에 띈다.

 

 

 

 

 

 

 

[분석정보] Intel의 "Ozette"칩에서 Haswell(하스웰)까지의 전압 레귤레이터 통합​​의 길

 

 

[분석정보] Intel이 Haswell 디자인 정보를 Hot Chips에서 발표

 

 

[분석정보] 인텔(intel) CPU의 큰 이정표가 될 하스웰(Haswell) 드디어 등장

 

 

[아키텍처] IDF 2013 Beijing에서 공개된 하스웰(Haswell)의 절전 & 오버 클러킹 기능

 

 

[정보분석] 배터리로 20일간 아이들 상태로 가능한 차세대 하스웰 Ultrabook

 

 

[정보분석] Hasell(하스웰) 최강의 무기 통합 전압 조절기

 

 

[아키텍처] IDF 2012 인텔 차세대 주력 CPU Haswell(하스웰) 공개

 

 

[정보분석] IDF 2011 인텔 하스웰(Haswell)의 다이와 절전 기술

 

 

[아키텍처] 환경 조건을 이용하여 성능을 끌어 올리는 터보 모드(전압 레귤레이터 전압 조절기)

 

[정보분석] IDF 2005 저스틴 래트너 미래의 기술