tware 리뷰/벤치마크/뉴스

대격변 PC 최소사양,권장사양. 오리지날 시절 윈도98/Me도 지원했지만 세월이 흐름에 따라 윈도7을 지원하며 최소사양은 1GB 메모리 이지만, 실제로는 XP 512MB PC에서도 작동.(메모리 최대 확보 필수,백신등 off) 게임을 매우 부드럽게 즐기기 위해서는 인텔 코어2듀오 2.4G 또는 AMD64x2 2.6G 이상의..

비 그래픽 프로그램을 실행시키기 위한 코어 Intel의 차기 CPU "Sandy Bridge (샌디 브릿지)"에 내장된 그래픽 코어는 전체 구조는 기존의 Intel 그래픽을 계승하고 있지만, 내부 구조는 크게 변경되어있다. 3D 그래픽과 범용 컴퓨팅 및 미디어 프로세싱의 3 분야 각각의 처리를 높이기 위해 프로세서와 주변 기능이 대폭 강화되고 있다. 그 중에서도 눈에 띄는 것은 범용 컴퓨팅을 위한 확장. Intel은 Sandy Bridge 그래픽 코어는 레지스터 파일을 증대시켜 레지스터를 많이 필요로 하는 범용 컴퓨팅에서도 레지스터가 넘쳐 메모리 액세스가 발생되기 어렵게 했다. 그러나 그것만이 아니다. Sandy Bridge 그래픽 코어는 다른 중요한 범용 컴퓨팅을 위한 확장이 이루어지고 있다. 요즘의 ..

월드 오브 워크래프트 3번째 확장팩 대격변 데스윙이 돌아왔습니다. 이에 맞서싸울 호드와 얼라이언스 용사들은 최대레벨 85로 제한이 풀리며, 그동안 데스윙과 싸울 준비를 마쳐야 합니다. 현실에서도 저사양 PC사용자의 경우 컴퓨터 업그레이드를 준비해야 할지도 모릅니다.

3 계층 캐시의 어디에 데이터 놓을까? 예를 들면 그림 1과 같이 1차 ~ 3 차까지 캐시를 가진 CPU를 생각해 본다. 여기서 CPU가 데이터 (명령어도 좋다) 페치를 걸 경우, 우선 1 차 캐쉬의 태그를 검색한다 (그림 1 - ①). 여기에서 찾으면 문제없이 단순히 1 차 캐시에서 데이터를 끌어 온다 (그림 1 - ②) 그것으로 좋다. 문제는 1 차 캐쉬에 데이터가 없는 경우 (캐시 누락)이다. [그림1] 1 차 캐쉬에서 히트 한 경우 데이터 (빨간색 사각형)의 움직임 그림 2는 2 차 캐시에서 히트 한 경우 다. 먼저 기본 태그를 참조 (그림 2 - ③) 여기에 없는 것으로 확인되면 다음은 2 차 태그를 참조한다 (그림 2 - ④). 2 차 태그에서 발견되면 2 차 캐시에서 데이터를 가져 오고 (그..

종전 공개된 사진보다 큰 다이 AMD는 대만 타이페이에서 10월 19일에 개최한 기술 컨퍼런스 "AMD Technology Forum and Exhibit (AMD TFE)" 에서 2011년의 메인 스트림 PC 용 CPU"Llano (라노)"의 발표를 했다. 이 컨퍼런스에서는 Llano의 웨이퍼를 공개, 또한 단 시간이지만 동작 시현을 보였다. 따라서 Llano의 실상이 밝혀지기 시작했다. Llano에 대해 TFE에서 공개된 웨이퍼에서 다양한 것이 밝혀졌다. 우선, 다이 사이즈. 웨이퍼를 보면 4코어 판 Llano의 다이는 세로 (CPU 코어를 위쪽으로 본 경우)에 18.x 개, 가로 22 개 배치되어 있는 것으로 보인다. 300mm 웨이퍼이므로, 다이의 각 변의 길이는 계산에서 세로가 16mm 조금, ..

CPU의 속도에 따라갈 수 없는 메모리의 속도 이번에는 "캐시"의 이야기이다. 캐시의 목적은 "지연의 은폐"에 있다. 불쑥 고자세의(수준높은) 말이 통하지 않기 때문에, 옛날 이야기에서 시작하자. [그림 1] 초기 CPU와 메모리의 조합 초기 PC의 경우 그림 1과 같이 CPU와 메모리가 직결 (엄밀히 말하면 메모리 컨트롤러를 통한)되어 있었다. 초기라는 것은 대개 i386 내지 호환 칩셋이 사용되고 있었을 무렵까지 이야기이다. 이때는 CPU의 속도가 빨라도 30MHz 정도. 메모리 칩의 속도는 100ns (10MHz) ~ 80ns (12.5MHz) 정도. 가끔 70ns 제품 (≒ 14.3MHz) 및 60ns (≒ 16.7MHz) 제품이 고가로 판매된다는 어떤 의미의 한가로운 시대였다. 물론, 이것도 C..

대만의 기술 컨퍼런스에서 Llano의 동작 데모를 행하다. 　AMD는 대만 타이페이에서 개최한 기술 컨퍼런스 "AMD Technology Forum and Exhibit (AMD TFE) '에서 내년 (2011년)의 메인 스트림 PC 용 CPU"Llano (라노) "의 동작 시현을 최초로 공개했다 . 또한 Llano의 웨이퍼를 공개, Llano 가 상대적으로 GPU 성능을 ..

x86에 한해서, 아웃 오브 오더에서 빼놓을 수 없는 것이 명령 변환의 구조이다. 인텔의 경우 "μOp"(마이크로 옵) AMD (가 인수한 NexGen)는 당초 "RISC86" 라고 칭하고, 그 후 "Op"궁극적으로 "microOp" 라고 표기는 바뀌었지만, 이를테면 x86 명령을 "RISC 형" 내부 명령으로 변환하는 방법이다. 이 내부 명령이 μOp 라든지 microOp 등으로 불리는 것이다. 여기서 잠깐 RISC와 CISC의 이야기를 하기로 한다. 예를 들어 x86라는 명령은 CISC의 대표적 예 이지만, 원래 RISC와 CISC의 차이? 라는 것을 간단하게 설명하자. RISC와 CISC의 차이를 대충 복습 RISC 개념을 그것을 명확하게 알지 못하고 탑재한 CPU는 꽤 예전부터 있다※1. 하지만 ..

슈퍼 스칼라와 아웃 오브 오더는 세트 기술　슈퍼 스칼라 다음에 소개하는 기술은 아웃 오브 오더이다. 아웃 오브 오더는 슈퍼 스칼라을 전제로 하는 기술이다. 아웃 오브 오더 없이 슈퍼 스칼라는 있지만, 슈퍼 스칼라 없이 아웃 오브 오더는 있을 수 없다 (이말은 의미가 없다) 때문에 현실적으로 슈퍼 스칼라 가정의 기술이라 생각해도 좋을 것이다 (x86으로 말하면, 최소 펜티엄 이상이 되어야 효용이 있는 기술. 486 이하는 필요 없는 기술. 486 이하는 파이프 라인이 1개 뿐인 스칼라 프로세서. 펜티엄 이상은 2개 이상인 슈퍼스칼라 프로세서. 실제로 아웃 오브 오더는 펜티엄 프로부터 적용이 되어 있습니다. 펜티엄 프로가 슈퍼스칼라 프로세서 이면서, 명령 변환(명령 분해), 아웃 오브 오더를 사용 합니다.)..

AVX의 구현은 2 개의 유닛을 확장하고 결합 Sandy Bridge의 CPU 코어는 새로운 AVX (Advanced Vector Extensions)의 실행 엔진이 구현 되었다. AVX는 256-bit 폭 (32-bit 단 정밀도라면 8way)의 SIMD (Single Instruction, Multiple Data) 명령어를 포함한다. 종전의 SSE의 128-bit 폭의 SIMD 엔진의 2 배의 벡터장이 된다. Intel에서Sandy Bridge의 아키텍트를 맡은 Bob Valentine 씨 (Senior Principal Engineer)는 "같은 양의 명령 흐름과 캐시 대역폭에서 2 배의 연산이 있다.보다 효율적인 명령 스타일"이라고 벡터 길이를 2배로의 이점을 강조한다. 또한 AVX는 마스크로드..

슈퍼 스칼라 기본은 슈퍼 스칼라라는 어원은 원래는 스칼라와 벡터라 불리는 두 가지 명령의 처리 방식에 기인한다. 스칼라 라고 하는 것은, 한마디로 "보통" CPU 데이터 방식으로 x86 명령의 대부분이 이에 해당한다. 굳이 분류하면 'SISD "(Single Instruction Single Data)에 해당하는 것으로, 원칙적으로 하나의 명령으로 하나의 데이터를 조작하는 것이다 (2 개 라든지 세개 등의 경우도 가끔 있지만) . 이에 맞서는 개념이 벡터 형식으로 가까운 예로 말하면, MMX에서 이어지는 "SIMD"(Single Instruction Multi Data)로 분류되는 것이 그것에 해당한다. 이것은 하나의 명령으로 복수의 데이터를 취급 하는 것을 가리킨다 (MMX조차 최대 동시에 8 개의 데..

모듈화가 매우 높은 Sandy Bridge의 내부 구조 Intel의 차세대 CPU 아키텍처 "Sandy Bridge (샌디 브릿지)"는 기존의 디자인 개념의 연장 성능을 끌어 올린 CPU이다. Intel은 Sandy Bridge의 성능에 매우 자신감을 가지고 있으며, 내년 (2011 년)에는 단번에 PC 시장에 침투시킬 전망이다. Sandy Bridge의 클라이언트 PC 용 제품은 4 코어와 2 코어 2 버전에서 모두 GPU 코어를 온 칩에 내장한다. Sandy Bridge 4 코어의 경우는 4 개의 CPU 코어와 공유의 LL 캐시 (Last Level Cache), 1 블록의 GPU 코어, DDR3 메모리 컨트롤러, PCI Express, DMI, 디스플레이 인터페이스, 그리고 각 블록을 제어하는​​ ..

Intel 저스틴 래트너 부사장 겸 수석 연구원 IDF 이틀째인 9월 14일, Intel CTO (최고 기술 책임자) 저스틴 래트너 부사장 겸 수석 연구원에게 인터뷰 할 기회가 있었다. Intel의 연구 · 개발 부문을 총괄하는 래트너 CTO는 다음날 IDF 마지막 날 기조 연설을 행하는 바쁜 일정을 앞두고, 시간을 내어 주셨다. 일정 관계상 이번 기조 연설에 대한 질문을 하는 것은 할 수 없었다 (본고 집필 시점에서는 아직 기조 강연이 이루어지지 않은)때문에 예전부터 생각하고 있던 것을 몇 가지 물어 보았다. 먼저 물어보고 싶었던 것은, Intel R & D의 방향에 변화가 있을 것인가? 라는 것이다. 현재 Intel의 폴 오텔리니 CEO는 Intel의 역사상 최초의 박사 학위가 없는, 말하자면 비 기..

활동 코어 0 (EIST) 1 2 3 4 기본클럭 최대 배수 9X 26x 25x 22x 22x 21x 최대 주파수 1.2 GHz 3.46 GHz 3.3 GHz 2.93 GHz 2.93 GHz 2.8 GHz Processors: AMD Phenom II X6 1055T (Thuban, 6 cores/6 threads, 2.8 GHz, 6 MB L3) Intel Core i5-860 (Lynnfield, 4 cores/8 threads, 2.8 GHz, 8 MB L3) Intel Core i5-760 (Lynnfield, 4 cores/4 threads, 2.8 GHz, 8 MB L3) Intel Core i5-750 (Lynnfield, 4 cores/4 threads, 2.66 GHz, 8 MB L3) ..

CPU 성능 발휘를 저해하는 "파이프 라인 스톨" 이전에 이어 이번에도 CPU의 파이프 라인에 대해 설명한다. 마지막의 마지막은 "파이프 라인 단수를 함부로 늘려도 문제" 라는 말을 했다. 이유 중 하나는 소비 전력이지만, 이것은 또 다른 이야기로 이번에는 또 하나의 이유인 "파이프 라인 스톨 '과'파이프 라인 해저드" 쪽을 올려보고 싶다. 이 2개는 때때로 혼동 될 수도 있지만, 기본적으로는 다른 요인에서 발생하는 문제이며, 대응 방법도 조금 다르다. 먼저 전제로 [그림 1]과 같은 경우를 생각해 본다. 파이프 라인 단수는 10단으로 되어 있기 때문에 (요즈음의 x86 프로세서에서 말하면 짧은),​​ 예를 들면 15개의 명령을 처리하는데 걸리는 시간은 총 24 사이클을 필요로 하는 셈이다. [그림 1]..