인텔 3D 게이트 4

[분석정보] Intel 22nm 공정에서 3D트랜지스터 기술을 채용

3D 트랜지스터에서도 선봉으로 나아가는 Intel Intel은 22nm 공정 "P1270"에 3D 트랜지스터 기술 "트라이 게이트 (Tri-Gate) "를 채택했다고 발표했다. 기존의 트랜지스터는 2D 평면 이었지만, Intel의 새로운 공정은 3D의 입체 구조가 된다. 이것은 트랜지스터의 역사가 시작된 이래의 근본적인 구조 변화에 큰 단계이다. 장점은 누설 전류의 억제, 활성 전력 절감, 트랜지스터 속도 향상, 트랜지스터의 소형화 등. 무엇보다, 3D 트랜지스터 기술은 Intel 만 개발하고 있던 것은 아니다. 오히려 주요 반도체 업체들은 모두 이 기술에 주력하고 있으며, 반도체 컨퍼런스 "IEDM"에서는 매년 각사의 연구 성과가 발표되고 있었다. 22nm 3D 트라이 게이트 트랜지스터의 구조 실제 사..

[분석정보] Intel, 3차원 트라이 게이트 트랜지스터 제조 기술을 확립

22nm 세대의 Ivy Bridge에서 채용 22nm 3 차원 트라이 게이트 트랜지스터 미국 Intel은 5월 4일 (현지 시간) 22nm 세대의 프로세서에서 세계 최초로 3차원형 트라이 게이트 트랜지스터를 채용해, 2011년말 부터 생산 개시한다고 발표했다. 트라이 게이트 트랜지스터는 전류가 흐르는 채널이 기존의 평면 (2차원) 대신 얇고 높이가 있는 핀 구조 (3 차원)되어 그 표면뿐만 아니라 양쪽에 전류를 흘리면 수 있다. 이 회사는 2002년에 그 연구 발표를 행하고 있었지만, 이번 2011년 말부터 양산 개시 예정이다 22nm 공정의 프로세서인 'Ivy Bridge "에서 채택하기로 결정했다. 3차원 트랜지스터의 양산 이것이 세계 최초. (블로그에도 2002년과 2003년도의 트라이 게이트 기사..

[고전 2003.06.12] Intel, 30nm 트라이 게이트 트랜지스터가 개발 단계에

트라이 게이트 트랜지스터 6월 12일 발표 미국 Intel 은 12일 교토에서 개최 된 "2003 Symposia of VLSI Technology and Circuits"에서 게이트 길이 30nm의 "트라이 게이트 트랜지스터 '가 연구 단계에서 개발 단계에 들어간 것을 발표했다. 트라이 게이트 트랜지스터 미세화와 누설 전류 대책이 가능하게 트라이 게이트 트랜지스터는 회사가 2002년에 발표한 입체형 트랜지스터. 기존 평면 트랜지스터가 평면 구조로 트랜지스터당 게이트 영역이 하나인 반면 트라이 게이트 트랜지스터는 입체적 구조를 취하여 트랜지스터당 게이트 영역이 3개라는 특징을 가진다. 평면 형식은 실리콘 층의 두께를 게이트 길이의 1 / 3로 해야 하지만 얇은 실리콘 통제가 어렵기 때문에 프로세스의 미세..

[고전 2002.09.19] Intel, 3 차원 구조의 "트라이 게이트 트랜지스터 ' 발표

2010년 이후 무어의 법칙 유지가능 트라이 게이트 트랜지스터 인텔 주식회사는(인텔 재팬) 19일 언론을 대상으로 설명회를 개최하고 새로운 3차원 구조의 트랜지스터 "트라이 게이트 트랜지스터 '를 발표했다. "트라이 게이트 트랜지스터 '는 정육면체 구조의 트랜지스터로 기존의 평면(2 차원) 트랜지스터의 표면에 해당하는 상단의 수평면과 양쪽에 수직 벽면을 갖춰 이에 따라 전기 신호를 통할 수 있다. 전기신호 통과 영역이 3배로 확대되는 것으로, 나노 영역에서의 동작효율을 향상시킬뿐 아니라, 같은 게이트 크기의 평면 (2 차원) 형에 비해 20% 많은 전류를 흐르게 수 있다. 설명회에서는 인텔 주식회사 이사 개발 · 제조 기술 본부장 성 코지 씨가 미국 오리건 Intel의 나노 기술 연구 시설에 대해 설명...