tware 리뷰/벤치마크/뉴스

14nm 공정의 전쟁에 대비하는 Intel 새로운 공정 기술의 첫시작은 Intel 조차도 공정의 이행은 살얼음을 밟는 것 같은 생각이라고 업계 관계자는 말한다. 1 세대마다 새로운 공정의 기술적 장애물은 높아져 2년마다 이행 속도를 지키는 것은 매우 어려워지고 있다. 특히 처음 FinFET 3D 트랜지스터 (Intel의 명칭은 TriGate)를 도입한 22nm 공정의 첫 시작 기간은 사내에서도 꽤 안절부절했다고 한다. 결과적으로, 22nm 공정은 제품 출하를 보면 대성공으로 아마 수율도 매우 높은 것으로 보인다. 32nm planar 형과 22nm 트라이 게이트 트랜지스터 Intel 기술 로드맵 22nm 공정이 대성공이었던 것은 Intel의 인사를 봐도 알 수 있다. Intel이 새로운 CEO로 선택한 ..

3D 트랜지스터에서도 선봉으로 나아가는 Intel Intel은 22nm 공정 "P1270"에 3D 트랜지스터 기술 "트라이 게이트 (Tri-Gate) "를 채택했다고 발표했다. 기존의 트랜지스터는 2D 평면 이었지만, Intel의 새로운 공정은 3D의 입체 구조가 된다. 이것은 트랜지스터의 역사가 시작된 이래의 근본적인 구조 변화에 큰 단계이다. 장점은 누설 전류의 억제, 활성 전력 절감, 트랜지스터 속도 향상, 트랜지스터의 소형화 등. 무엇보다, 3D 트랜지스터 기술은 Intel 만 개발하고 있던 것은 아니다. 오히려 주요 반도체 업체들은 모두 이 기술에 주력하고 있으며, 반도체 컨퍼런스 "IEDM"에서는 매년 각사의 연구 성과가 발표되고 있었다. 22nm 3D 트라이 게이트 트랜지스터의 구조 실제 사..

마이크로 아키텍처의 비 효율성을 나타내는 폴락의 법칙 "폴락의 법칙" 에 따르면, 프로세서의 다이 사이즈 (반도체 본체의 면적)을 2 ~ 3 배로 늘려도 성능은 1.5 ~ 1.7 배 밖에 오르지 않는다. Intel에서 새로운 법칙이 등장했다. 무어의 법칙을 이어 새로운 프로세서의 법칙이다. 2월 5일부터 미국 샌프란시스코에서 개최된 반도체 학회 "2001 ISSCC (IEEE 국제 고체 회로 회의)"의 키 노트 스피치에서 Intel의 팻 겔싱어 부사장 겸 CTO (Intel Architecture Group)가 새로운 법칙을 설명했다. 겔싱어 씨에 따르면,이 법칙은 Intel Microprocessor ​​Research Labs (MRL)의 프레드 폴락 (Fred Pollack) 디렉터 겸 Intel ..