VIA 3

[고전 1999.09.20] 일본 IDT WinChip 판매를 9월 30일에 종료

1999년 9월 30일 판매 종료 일본 아이디티 주식회사 (일본 IDT)는 17 일, x86 호환의 Socket 7 CPU 지원 "WinChip "시리즈의 판매를 9월 30일에 종료하는 것을 밝혔다. IDT는 x86 호환 CPU에서 철수하는 것을 7 월에 발표. 9월 15일 (현지 시간) 대만 VIA Technologies (VIA)에 x86 관련 자회사 Centaur design subsidiary 매각이 최종 합의에 이르렀다. 따라서 당초 예정대로 9월 30일부터 WinChip이 완전히 IDT에서 떠나게 된다. 또한, 9월 중순에 예정되어 있던 "WinChip3 "의 판매도 중단되었다. 이것으로 WinChip 시리즈가 VIA로 이행할 준비가 된 것이지만, VIA는 WinChip으로의 방안을 밝히고 있..

[고전 1999.07.01] VIA가 Cyrix 인수로 정말 원했던 것은 무엇인가?

VIA가 안고있는 P6 버스 문제와 National Semiconductor가 가진 Intel 라이센스 대만의 VIA Technologies는 과연 "무엇이 갖고 싶어서" Cyrix를 사는가? 이것이 현재의 초점이다. VIA가 MPU 사업에 진출하고자 한다는 모범해답을 믿는 PC 업계 관계자는 사실 거의 없다. 아니, 그것은 VIA가 Cyrix 브랜드 MPU를 만들어 팔 생각이 없다고 하는 것은 아니다. MPU 사업도 인계 받겠지만, MPU 이상으로 원하는 것이 있다고 많은 사람들이 생각하고 있다. 그것은 P6 버스 (Pentium III 또는 Celeron 버스)를 이용 가능한 지적 소유권이다. Intel은 P6 버스를 지적소유권 등으로 지키고 있으며, P6 버스 호환 MPU나 칩셋은 Intel의 라이..

[고전 1997/10/16] Cyrix, 차세대 CPU 아키텍처를 발표

미국 Cyrix 사는 개최중인 "Microprocessor Forum 1997 " 에서 차세대 CPU 코어 "Cayenne "과 그것을 사용하는 기능 통합형 CPU "MXi"의 개요를 발표했다. Cayenne (고추의 뜻)은 15의 새로운 멀티미디어 명령을 취하며, 3D 그래픽, DVD, 3D 그래픽 처리에 중점을 두고있다. 2개의 부동 소수점 연산 유닛, 2개의 MMX 처리 유닛, 64KB의 1차 캐시를 갖춘다. Cayenne는 4개의 부동 소수점 연산과 2개의 MMX 명령을 1 사이클에서 처리한다. 이로 인해 피크 1GFLOP 이상의 부동 소수점 연산 능력이 실현된다. 예를 들어, 3D 그래픽 분야에서는 1 천만 메쉬 /초 라는, Pentium II의 5배 이상의 성능을 보여준다고 한다. MXi는 C..