[분석정보] Intel, 3차원 트라이 게이트 트랜지스터 제조 기술을 확립

 

22nm 세대의 Ivy Bridge에서 채용

 

 

22nm 3 차원 트라이 게이트 트랜지스터

 

 

미국 Intel은 5월 4일 (현지 시간) 22nm 세대의 프로세서에서 세계 최초로 3차원형 트라이 게이트 트랜지스터를 채용해, 2011년말 부터 생산 개시한다고 발표했다.

트라이 게이트 트랜지스터는 전류가 흐르는 채널이 기존의 평면 (2차원) 대신 얇고 높이가 있는 핀 구조 (3 차원)되어 그 표면뿐만 아니라 양쪽에 전류를 흘리면 수 있다.

 

이 회사는 2002년에 그 연구 발표를 행하고 있었지만, 이번 2011년 말부터 양산 개시 예정이다 22nm 공정의 프로세서인 'Ivy Bridge "에서 채택하기로 결정했다. 3차원 트랜지스터의 양산 이것이 세계 최초. (블로그에도 2002년과 2003년도의 트라이 게이트 기사가 있는데..그건 순수하게 연구실 수준의 개발 얘기고, 이걸 양산하는건 또 다른 얘기가 되죠. 모든 기술이.. 단순 개발과 양산은 엄청난 차이가 있습니다.)

　이 3차원 트라이 게이트 트랜지스터는 핀 구조로하는 것으로, 채널 폭을 좁혀 트랜지스터의 집적도를 올릴뿐만 아니라 더 많은 전류를 흘릴 수 있는 동시에 그 제어 효율도 올릴 수 있으므로 오프시 전류 또는 임계 값 전압이 낮고 또한 게이트 지연이 짧다는 특성이 있다.

　 인텔의 설명 자료에 따르면, 22nm 3 차원 트라이 게이트 트랜지스터는 현재의 32nm 평면 (2 차원) 트랜지스터 보다 37% 성능을 강화 (저전압시) 동일한 성능이라면 동작 전력은 절반 이하로 억제되어 누설 전류도 1 / 10로 감소 할 수 있다고, 과거 어떤 공정투입시 보다 높은 수준의 개선을 가져올 수 있다고 한다.

　인텔은 그 제조 기술을 이미 확보해, 22nm 3차원 트라이 게이트 트랜지스터의 웨이퍼 제조 비용은 2 ~ 3% 증가로 끝나고 안정된 수율도 실현 될 수 있다는 것.

　이미 인텔은 Ivy Bridge의 시제품​​도 개발하여 현지에서 열린 발표회에서는 그 실연 데모도 선 보였다.

　이 공정 기술은 클라이언트에서 서버를 위한 프로세서뿐만 아니라 앞서 공정 축소 계획의 조기 도입이 발표된 Atom에도 적용된다.

 

 

32nm 평면형 트랜지스터(왼쪽)에서 평면으로 되어 있는 모든 채널이, 핀 구조다(우측)

 

 

트랜지스터의 모식도

 

 

전기적 특성

 

 

32nm 평면, 22nm 트라이 게이트에서 게이트 지연 / 동작 전압 비교

 

 

새로운 공정은 Ivy Bridge에서 채용

 

 

미래의 Atom도 전개 예정

 

 

발표회에서 Ivy Bridge의 웨이퍼를 선보였다. 펄 무터 수석 부사장

 

 

Ivy Bridge의 시제품​​을 탑재한 프로덕션 PC

 

 

[분석정보] Intel, 30nm 트라이 게이트 트랜지스터가 개발 단계에

 

 

[고전 2001.11.27] 인텔 테라 헤르쯔 트랜지스터 기술 발표

 

 

[고전 2002.09.19] Intel, 3 차원 구조의 "트라이 게이트 트랜지스터 ' 발표

 

 

[고전 2001.02.06] 2010년 CPU 소비 전력은 600W?

 

 

[고전 2001.01.17] 10GHz CPU를 실현하는 Intel 0.03μm 트랜지스터 기술

 

 

[고전 2001.01.17] 10GHz CPU를 실현하는 Intel 0.03μm 트랜지스터 기술

 

 

[고전 2001.01.11] Intel의 0.13μm 공정 P860/P1260에서 CPU는 어떻게 바뀌나