[고전 2003.09.16] K9는 DDR2 메모리와 차세대 HyperTransport에 대응

 

K9는 DDR2 메모리를 지원하는지

 

 

AMD CPU의 추정 개발주기

　지난 칼럼 "AMD의 차기 CPU 코어"K9"는 2005년에 등장인가" 에서 설명한대로, AMD의 CPU 개발주기를 감안할 때, 동사가 K9을 2005년에 투입 할 가능성이 높다. 그러면 2005년으로 가정하면 K9는 어떤 기능을 구현하는 것 일듯. 하나 확실한 것은, 전회 설명한 보안 기능. 그리고 그것과 같은 정도로 확실한 것은 DDR2 메모리 지원이다.

　CPU에 DRAM 콘트롤러를 통합한 AMD의 아키텍처, K9는 새로운 메모리 인터페이스를 지원해야 한다. K9가 등장 할 것으로 보이는 2005년경은 다만 DDR2 메모리의 본격 보급시기. DRAM 업계 전체가 DDR2로의 전환을 계획하고 있다. 따라서 AMD가 K9을 2005~6 년에 투입한다고 하면 확실히 DDR2 메모리 인터페이스에 대응해야 할 것이다. 또한 AMD 자신도 DRAM의 표준화를 행하고 있는 JEDEC (미국의 전자 공업회 EIA의 하부 조직으로, 반도체의 표준화 단체)에서 활발하게 활동하고 있다.

　무엇보다 메모리 컨트롤러 측은 DDR과 DDR2의 양 대응의 설계가 있다. 따라서 K9 자체는 아마 DDR과 DDR2의 양 대응 메인 보드가 DDR과 DDR2의 2 종류가 될 가능성이 높다. 또는 K8 세대 DDR2에 해당하는지도 모른다. 참고로 AMD의 John Crank 씨 (Senior Brand Associate, Desktop Product Marketing, Computation Products Group)는 지난해 인터뷰에서 K8 핀에는 여유가 있어, DDR2에도 동일한 CPU 패키지로 대응할 수 있다고 설명했다. (실제로는 DDR에서 DDR2로 오면서 소켓이 바뀌죠. 정리를 하면, 최초 FX 모델은 940핀 소켓, 일반 애슬론64 모델은 754핀, 1년(9개월)뒤에 일반 애슬론64용 939핀 소켓 등장하고 이로 인해서, 754핀 소켓은 셈프론 전용 소켓(이 소켓의 핀수로는 싱글채널 메모리 이다 보니) DDR2 지원의 940핀 AM2 소켓(기존 940과 호환 불가, 좋아진건 셈프론과 애슬론이 같은 AM2 소켓))

　메모리 인터페이스에서 K9는 DDR2의 다음과 같은 새로운 DIMM 인터페이스를 노릴 필요가 있다. DDR2는 DDR2-400/533/667까지 JEDEC에서 책정한 DDR2 모듈이 예정이다. 그러나 DDR2-800 이후는 새로운 메모리 모듈을 사용하는 방향으로 규격 책정의 협의가 진행되고 있다. 800Mtps 이상의 고속화에 대응할 수 있는 새로운 모듈로 하자는 이야기로, DIMM에 Hub 또는 버퍼를 탑재한다. 따라서 DDR2와는 또 다른 인터페이스가 필요할 가능성이 높다. 이 새로운 인터페이스는 늦어도 2006 년에는 등장 할 전망이므로, K9가 2005년 이라고 하면 대응할 필요가 있다. 덧붙여서, Intel은 2005 년의 데스크탑 칩셋 "Lakeport (레이크 포트) '에서 대응할 계획 같다.

　무엇보다,이 규격에는 여러가지 방안이 있으며, 아직 어떻게 될지 모른다. Intel은 일단 DRAM 벤더로 책정했던 차세대 DRAM "ADT (Advanced DRAM Technology)"에서 검토한 기술을 기반으로 한 'Fully Buffered DIMM (FB-DIMM)'방안을 주장하고 있다. 대조적으로, 일부 DRAM 벤더 측에서 "Hub on DIMM (HoD 또는 H-DIMM)"안이 나오고 있다.

　어쨌든, 아직 제안의 초기 단계로 DRAM 업계 관계자도 구체적으로 어떤 모듈이 될지 보이지 않는 상황이다. DIMM의 Hub 칩끼리를 데이지 체인 형태로 연결하는 공격적인 말까지 나오고 있다는 정보도 있다.

　또한 이 모듈 규격 책정은 Intel과 AMD가 첨예하게 대립하고 있다. AMD로 이 규격을 Intel 주도로 진행되면, K9 메모리 인터페이스 개발에서 불리해 질수 있기 때문에 필사적이다.


HyperTransport 2.0으로 향한다

　AMD의 K8 이후 아키텍처의 경우 메모리가 빠르게 되면 HyperTransport도 가속화 해야한다. 그것은 다중 프로세서시는 HyperTransport를 통해 각 CPU에 연결된 메모리를 공유하기 때문이다. 그래서 DDR2 메모리 지원으로 메모리 대역폭이 크게 오르면, 적어도 Opteron 계 브랜드의 HyperTransport는 빠르게 해 대역폭을 올려야 한다.

　지금 Opteron의 HyperTransport는 800MHz로 전송 속도는 1,600 Mtps 버스 대역폭은 6.4GB/sec이다 (16bit 연결 양방향 전송폭, 단방향은 절반. amd 64는 16bit 연결사용) 이것은 정확히 DDR400 듀얼 채널와 같은 대역이다. Opteron은 Registered DDR333 이지만 HyperTransport 측은 DDR400까지 대응할 수 있는 버스 대역폭이 있는 셈이다. 그러나 듀얼 채널 DDR2-533/667과 한층 더 그 뒤의 새로운 DIMM의 듀얼 채널 DDR2-800 (12.8GB/sec)이 되면 지금의 HyperTransport는 부족하다. 이것을 해결하는 수단은 HyperTransport 버스를 2배 폭 (32bit 양방향)하거나 HyperTransport 속도를 고속화 할지 어느 한쪽이다. 그러나 버스 폭을 2배로 하는 것은 핀 수 증가를 생각하면 어렵기 때문에 필연적으로 속도의 방향이 된다.

　사실 AMD는 2세대 "HyperTransport 2.0"의 개발을 이미 추진하고 있는 것을 제시하고 있다. 지난해 5 월 COMPUTEX 브리핑에서, AMD (조나단 씨)는 "HyperTransport 2.0은 적어도 2배 이상 속도가 된다" "무엇보다, HyperTransport 2.0 전에 아마 1GHz 링크로 갈 것이다"라고 설명 했다.

　HyperTransport 2.0 에서는 12.8GB/sec 이상의 대역을 확보 할 수 있다. AMD가 현재 JEDEC의 규격 책정에 참가하고 있는 차세대 DIMM에서 DDR2-800을 지원할 예정이라면, 정확히 딱 맞다. 역으로 말하면, DDR2-667과 DDR2-800 지원은 무슨 일이 있어도 HyperTransport 2.0 이 필요하다.

　무엇보다, 규격화의 타이밍을 감안할 때, HyperTransport 2.0이 첫 번째 K9에 맞춰지는 여부는 알 수 없다. 그러나 K9 세대는 확실히 HyperTransport 2.0을 구현하게 될 것이다. 또한 AMD의 설명대로 라면 지금의 HyperTransport는 800MHz이지만, 그것을 1GHz로 올릴 가능성도 있다. 이것은 HyperTransport 2.0과 비교하면 비교적 편해서 더 빠른시기에 구현되는 것이다. 이 경우 대역은 8GB/sec되며, 듀얼 채널 DDR2-533에 필적한다.

K9 세대 듀얼 채널 메모리도 대중적?

　K9 세대는 듀얼 채널 메모리 화도 진행될 것이다. 라고 하는 것은, Microsoft는 2005 년의 OS "Longhorn (롱혼) '에 3D 그래픽 기반의 사용자 인터페이스를 구현하기 때문이다. 따라서 Microsoft는 올해 5월의 WinHEC에서 통합 그래픽 솔루션은 듀얼 채널 메모리 대역이 필요하다고 제안했다.

　AMD는 UMA (공유 메모리 아키텍처)에서도 CPU 측의 메모리를 사용하는 것을 상정하고 있다. 예를 들어, AMD의 Dirk Meyer (더크 메이어) 수석 부사장 (Senior Vice President, Computation Products Group)은 "그래픽 파이프 라인이 더 긴 메모리 레이턴시를 흡수하기 쉽다. 그것은 그래픽 작업이, 반복성이 높기 때문일 것이다. 그래서 CPU의 메모리 레이턴시가 긴 것과 그래픽 메모리 레이턴시가 긴 것을 비교하면 그래픽쪽으로 (레이턴시)가는 것이 좋을 것이다 " 라고 지난해 말 했다.

　따라서 논리적으로, AMD는 Longhorn 등장까지 듀얼 채널 메모리 솔루션을 메인 스트림으로 넓힐 필요가 있다. 그러나 칩셋 벤더 측이 로컬 프레임 버퍼를 구비 아키텍쳐를 취하는 방향으로 향해 있기 때문에 이것은 어떻게 전개할지 아직 모르겠다.

 

K9 세대에서는 절전 모드 초점

　또 K9에서 구현될 가능성으로 더 진보된 전원 관리 기능이다. 노트북 PC의 시장 규모는 세계적으로 확대 단계를 걷고있다. PC라는 좁은 범주 속에서 성장 분야다. 따라서 AMD 도 노트북 PC 시장에서의 위치를​​ 강화하려는 것이다.

　현재 노트북 PC 시장은 데스크톱 대체 (DTR) 노트북 PC와 모바일 계 노트북 PC의 양극으로 분열하고 있다. AMD의 Martin Booth (마틴 부스) 씨 (Dvision Marketing Manager, Mobile Products Group)는 지난해 6 월, Athlon 64의 노트북 PC 용 버전을 2 단계로 투입하는 것을 제시하고 있다. "첫 번째 버전의 Hammer는 풀 사이즈의 성능 노트북 PC 시장을 타겟으로 한다.하지만 90nm 버전은 열 설계 범위 (Thermal Envelop)가 내려 가기 때문에 얇고 가벼운 (Thin & Light) 것 에도 들어갈 수 있는 것이다 "

　AMD는 종래대로 데스크탑 용 CPU 코어를 노트북 PC에 투입해 간다. K8 계의 가격 설정에 따라 DTR 노트 PC에서는 경쟁력을 유지할 수 있는 것이다. 하지만, Intel은 소비 전력 당 성능이 높은 Pentium M 을 투입한 이후 모바일 계 노트북 PC 시장에서 AMD는 불리해 지고 있다. 따라서 AMD가 모바일 계에서 시장을 얻으려고 하면, K9 코어의 세대에 절전 기능을 높일 필요가 있다. 특히 Pentium M에 비해 큰 평균 소비 전력을 낮추어야 한다.

　여기서 말하는 절전 기능은 PowerNOW 같은 기능 뿐만이 아니다. 오히려 트랜지스터의 누설 전류를 억제하는 것이 최대의 포인트가 된다. 만약 AMD가 CPU 코어를 쇄신한다면, 공정 및 회로 설계 수준에서 누설 전류 저감으로 갈 가능성이 높다.

 

Hyper-Threading 계열 멀티 스레딩 기술은?

　Next-Generation Secure Computing Base (NGSCB)와 D​​DR2 메모리, HyperTransport 2.0 등의 요소는 모두 K9의 요소로 상정된다. 그러나 인터페이스 방향은 CPU 주변 기술. K9의 CPU 코어 아키텍처는 어떻게 되어있는 것일까.

　AMD의 라이벌 Intel은 4~5 년 사이로 새로운 CPU 아키텍처를 도입, 재차 2~3 년 사이로 CPU 코어에 대규모 리프레쉬을 넣는다. 이에 따라 2 ~ 3 년마다의 CPU 코어의 리프레쉬를 실현하고 있다. AMD는 어떨까?

　K7 → K8은 실제로는 CPU 코어 아키텍처는 크게 만지지 않고 그 주위의 명령 세트 아키텍처의 확장을 했다. 한 번에 바꾸는 것은 리스크가 컸기 때문 이라고 생각된다. 따라서 잠재적으로는 K9는 이제 완전히 새로운 CPU 코어로 쇄신 할 수도 있다.

　만약 K9는 CPU 코어가 쇄신 되면 가장 큰 관심은 Hyper-Threading 타입의 멀티 스레드 아키텍처를 지원하는지 여부이다. 하지만 K9 가 이러한 아키텍처를 채택 가능성은 낮다. 예를 들어, Meyer 씨는 지난해 6월에 다음과 같이 말했다.

　"동시 스레드 병렬 처리에는 학술적 호기심은 있으나...... 일반적으로 말하면, 아직 그 접근에 관하여 결과는 나오지 않았다고 생각한다. 동정을 살피는 (wait and see) 라고 하는 곳이다. "

　이 시점에서 이러한 의견 이었다는 것을 생각하면, 이미 작년의 시점에서는 아키텍처가 굳어져 있었음 이 분명한 K9 세대에 Hyper-Threading 계열 멀티 스레딩 기술이 구현 될 가능성은 낮은 것으로 보인다. 덧붙여서, K8 아키텍처는 처음부터 듀얼 CPU를 하나의 칩에 납부하는 "멀티 코어 온다이"를 상정해 만들어졌다. 따라서 서버용 CPU는 멀티 CPU 코어로 스레드를 병렬 처리하는 방식으로 진행될 가능성이 있다.

　또한 AMD와 Intel의 CPU 설계 사상의 차이도 있다. Intel은 하나의 스레드에서 병렬로 처리 할 수 ​​있는 명령을 추출하는 것보다 스레드 자체를 병렬로 처리하는 것이 좋다고 생각하고 있다. 이를 위해 Hyper-Threading을 했다. 그러나 AMD는 여전히 단일 스레드에서 병렬성을 추출 할 수 있다고 생각하고 있다. 예를 들어, Intel의 Pentium 4는 패치 된 명령 (내부 명령)은 최대 3명령, AMD의 K7/K8도 동시에 디코딩 할 수 있는 x86 명령어는 최대 3 명령이다. Intel은 단일 쓰레드에서 병렬 처리는 이것이 한계라고 보고 있는 부분이 있다. 그러나 AMD는 3 명령이 제약 조건은 아니라고 말한다.

　"3 명령어는 x86 아키텍처의 제약은 아니다. K7과 K8 3 명령을 한 것은 충분한 수라고 생각했기 때문이다. 미래는 더 많은 명령을 디코딩 할 가능성이 있다"고 Meyer 씨는 말한다. 다음 단계는 아마 여기에 있을 것이다. CPU 코어 아키텍처를 쇄신하여 4 명령 이상의 명령을 디코드,스케줄, 실행 할 수 있게 하는 것이다.

　무엇보다 실제로는 K9도 K8에서 크게 CPU 코어가 변경되지 않을 가능성도 있다. 코어의 전체 리 아키텍처는 K10으로 돌리고 K9는 필요한 확장을 신속하게 추가할 가능성이다. 그 의미에서는, CPU 코어의 명칭도 어떻게 될지 모른다. 여기 K9 라고 논하는 코어가 "K8 +" 로 불리는 코드 네임으로 나타날 가능성도 있다. 이 부분은 아직 당분간 없거나 보이지 않는다.

 

 

2003년 9월 16일 기사 입니다.

 

 

 

[분석정보] AMD Fab 36의 위험과 기회

 

[분석정보] 듀얼 코어의 다이 사이즈로 부터 판단되는 AMD의 CPU 전략

 

 

[분석정보] AMD의 차기 CPU 코어 "K9"는 2005 년에 등장인가?

 

[분석정보] 심플 코어로 향하는 차세대 CPU 아키텍처

 

 

[분석정보] AMD와 ATI 프로세서는 하나로 융합한다

 

 

[분석정보] K8 이후 크게 바뀐 AMD의 CPU 개발주기

 

 

[분석정보] 수수께끼가 많은 K10 아키텍처의 방향성

 

 

[고전 2001.08.10] Banias의 샘플은 내년 여름, 발표는 2003 봄?

 

 

[고전 2003.09.24] AMD 64bit 프로세서 Athlon 64 정식 발표

 

 

[고전 2002.02.14] AMD 차기 CEO 헥터 루이즈 씨 방일

 

 

[고전 2003.11.07] AMD, CPU 로드맵을 업데이트

 

 

[고전 2003.11.21] 939 핀 플랫폼과 90nm 공정의 도입을 서두르는 AMD