[고전 2004.11.30] 5W 이하의 저전력 프로세서의 개발로 향하는 Intel

 

 

Justin R. Rattner (저스틴 R · 래트너) 씨

　Intel은 Corporate Technology Group을 재편. 시스템 관련 연구를 강화하기 위해 Systems Technology Lab을 설립했다. 이 랩을 담당하는 Justin R. Rattner (저스틴 R · 래트너) 씨 (Senior Fellow, Corporate Technology Group, Senior Director, Systems Technology Lab)에게 Intel 기술의 향후 전망을 들었다.

프로세서 및 시스템의 연구가 융합

[Q] 이전 당신은 Intel의 CPU 연구를 담당하는 Microprocessor Research Labs를 이끌고 있었다. 지금은 시스템 연구를 담당하는 Systems Technology Lab을 담당하고 있다. Intel 자신의 포커스는 프로세서에서 시스템으로 바뀌고 있는 것 같다.

[Rattner 씨] 사실 "이것은 프로세서 연구, 이쪽은 시스템 연구"라는 분리는 점점 어려워지고 있다. 그것은 프로세서가 통합을 향해 있기 때문이다.

　예를 들어, 프로세서는 주변 기능을 통합하는 시스템 온 칩 (System on a Chip : SOC)으로도 진행되고 있다. SOC는 각 구성 요소를 모듈화 설계하고 온다이에 다양한 요소를 싣는다. 이러한 제품으로는 "Timna (팀나)"(발매되지 않은 Pentium III 기반의 SOC 제품)를 이전 개발했지만, 앞으로도 더 SOC의 방향으로 향해 갈 것이다.

 

[고전 2000.08.25] 그래픽 통합 CPU 팀나(Timna)의 개요를 분명히-극적인 다이 크기 축소를 실현

[Q] 프로세서 자체가 시스템 온칩로 향해,이를 위해 시스템 레벨에서의 연구를 강화해 나간다는 말인가?

[Rattner 씨] 멀티 코어 화도 시스템 수준의 연구를 프로세서에 응용하는 것을 요구하고 있다. 멀티 코어 환경 및 매니 코어 환경 (Intel은 10 개 정도의 다수의 CPU 코어를 탑재한 멀티 코어를 매니 코어라고 부르고 있다)은 SMP 시스템이 싱글 코어가 되고 있기 때문이다.

　기존의 프로세서 연구는 마이크로 아키텍처에 초점해 왔다. 슈퍼 스칼라, 아웃 오브 오더, 투기 실행 ....... 하지만 프로세서가 멀티 코어화 하면 문제는 어떻게 프로세서 (코어)를 상호 협조, 동기화 커뮤니케이션시키는 지에 대한 일이된다. 이들은 전통적으로 시스템의 과제 였지만, 멀티 코어 매니 코어는 프로세서의 과제가 된다.

　원래, 난 Intel에서 경력의 대부분을 시스템 측에서 보내왔다. 첫째, "80년대 중반부터 10년, 난 고성능 컴퓨팅 (HPC)과 슈퍼 컴퓨터에 포커스 하고 있었다. 그때 나는 Enterprise Architecture Lab을 맡은. 이것은 Enterprise Platform Group의 일부였다. 그 당시 나는 클러스터 서버에 초점을, 클러스터 간의 인터커넥트 때문에 InfiniBand 기술을 개발했다. 지금까지 시스템의 경험이 앞으로의 프로세서 연구에 살아난다.

　멀티 코어 매니 코어화에서 프로세서 연구 방향도 바뀐다. 이전에는 명령 레벨의 병렬성 (Instruction Level Pararelism : ILP)을 최대한 향상 시키려고 했다. 하지만 지금은 마이크로 아키텍처를 공격적으로 향상시키는 방향에서 후퇴하고 있다고 생각한다. 명령 레벨의 병렬성에서 스레드 수준의 병렬성 (TLP : Thread-Level Parallelism)에 중점이 옮겨 있기 때문이다. ILP와 TLP 사이에서 최적의 균형을 중요하게 된다. 단순히 많은 명령어 / 클럭을 달성 하자는 기존의 마이크로 아키텍처 설계 방식은 다른 시스템에 트레이드 오프가 나온다.

CPU의 초점은 전력 효율 (Power Efficiency) 향상으로

[Q] 시스템 및 프로세서의 관계는 소비 전력 = 열도 심각한 문제라고 생각하고 있다. CPU의 소비 전력은 시스템에 탑재 할 수 있는 한계에 접근하고 있다.

[Rattner 씨] Intel의 최신 로드맵을 보면 알 수 있듯이, 우리는 방향을 바꾸었다. CPU가 주파수 지향 이었던 지금까지의 노선에서 떠날 필요가 있는 것은 명백하다. 열 설계의 한계를 고려하여 더 전력 효율 (Power Efficiency)에 초점을 맞춘 아키텍처가 필요하다. 이 문제는 팻 (Patrick P. Gelsinger 씨, Intel CTO & Senior Vice President)이 ISSCC 2001의 키 노트에서 처음 지적했다. 팻이 그 때 보인 것은, 이대로 가면 CPU의 전력 밀도가 상승하여 태양 표면 온도와 같은 온도가 되어 버리는 것이다 (웃음). 200 ~ 500W의 CPU를 탑재 할 수 있는 시스템을 만들 수 없다.

[고전 2001.02.06] 2010년 CPU 전력은 600W?

　따라서 우리는 에너지 효율적인 CPU 아키텍처의 개발에 포커스 하고 있다. Pentium M은 그 첫 번째 단계로, 예를 들어, Dothan은 Banias보다 더 성능 / 와트 성능 / 제곱 mm가 향상되고 있다. 이 방향을 우리는 더 밀고 나갈. 그러나 소비 전력은 억제하지 않으면 안되지만, 성능 향상을 막고 싶지 않아. 우리는 전력 효율을 높임으로써 성능과 소비 전력의 최적화가 가능하다고 믿고있다. 관심이 있다면 연구 개발의 예를 말할 수있다.

[Q] Intel 연구원이 발표한 'PARROT "라고 부르는 전력 효율 마이크로 아키텍처의 논문을 읽었다.

[Rattner 씨] 이런, PARROT 이야말로 좋은 예이다. 바로 지금, 내가 제안하고 있던 것이 PARROT 것이다. 논문을 읽었다면 알고있는 것이지만, PARROT에서는 핫 추적 (프로그램에서 자주 사용되는 코드 부분)을 최적화하여 효율성을 올린다. PARROT 같은 기술이라면 미래의 프로세서에서 성능을 높이면서 전력 효율도 동시에 증가 할 수 있다. 이러한 방향을 추구해 간다.

 

휴대기기 용 5W 이하의 저전력 프로세서 개발

[Q] Systems Technology Lab은 기존 노트북 PC보다 더 작은 기기를 위한 매우 소비 전력이 낮은 프로세서도 연구하고 있다고 들었다.

[Rattner 씨] 그렇다. 우리는 Intel 아키텍처 (IA)를 가장 로우파워 (저전력)의 공간까지 가져오는 것을 생각하고 있다. 즉, Intel 아키텍처와 전체 호환 장치를 5W 이하 수준에 가지고 간다. 미래 아주 작은 기기에도, Intel 아키텍처 프로세서를 탑재 할 수 있게 될 것이다. 그것에 대해 지난해 많은 연구를 하고 완전히 가능하다고 확신을 가지고 있다.

　저전력 이라고 해도 형상은 희생하지 않는다. 우리는 모든 "T (Technology)", 즉 HT (Hyper-Threading), VT (Vanderpool), LT (LaGrande), 또한 CT (Clackamas)라고 부르고 있는 64bit 기술까지 모두 저전력 프로세서 탑재 할 수 있다고 생각하고 있다.

[Q] 휴대기기 용 저전력 프로세서는 ARM과 MIPS가 현재 주류를 이루고 있다. 일반적으로 RISC (축소 명령 세트 컴퓨터) 계 아키텍쳐가 저전력에서 유리하다고 생각할 수 있는데, CISC (복합 명령 세트 컴퓨터)의 Intel 아키텍처가 들어갈 수 있는 것인가?

[Rattner 씨] 기억하고 있을까 고성능 프로세서에서도 같은 일이 있었다. '80년대 말에서 90년대 초에 걸쳐 RISC가 유일한 고성능 아키텍처라고 알려져 있었다. IBM과 Sun Microsystems 등 모두가 CISC는 절대로 RISC와 경쟁 할 수 없다고 주장했다. Intel 아키텍처는 다른 성능을 늘릴 수 없다고.

　그런데 Pentium Pro가 등장하면 상황은 달라졌다. Pentium Pro는 당시 어떤 RISC 프로세서보다 빨랐다 (웃음). 적어도 단기적으로는 알파 (Alpha) 프로세서 보다 빨랐다.

 

test.pdf

MICROPROCESSOR REPORT VOLUME 9 — NUMBER 15 NOVEMBER 13, 1995

Intel Boosts Pentium Pro to 200 MHz Integer Performance Beats the Best RISCs  펜티엄 프로 (Pentium Pro) PDF 파일.

　현재 업계의 많은 사람들은 Intel 아키텍처가 저전력 공간에 들어갈 수 없다고 생각하고 있다. 하지만 고성능 공간에서 이룬 것과 같은 것을 이번에도 우리가 달성 할 수 있다고 생각하고 있다. 적어도 Intel 아키텍처 자체에는 저전력 프로세서에 들어가는 구현의 벽은 없다. 우리는 XScale을 개발해 저전력 프로세서 설계 과제를 충분히 이해했다.

 

[고전 2000.08.28] 휴대전화에 1GHz 프로세서가 들어간다? Intel의 새로운 CPU XScale 아키텍처

[Q] 흥미로운 것은 AMD도 같은 것을 말하고있는 것이다. AMD의 Fred Weber (프레드 웨버) 씨 (Corporate Vice President and Chief Technical Officer)는 지난해 Microprocessor Forum에서 명령어 세트 아키텍처 (ISA)는 저전력 CPU 설계의 장벽이 되지 않는다고 설명했다. AMD도 마찬가지로 IA-32 호환 장치를 휴대기기로 가져 오려고 하고 있다.

[Rattner 씨] 내가 ISA가 장벽이되지 않는다는 의견에 기본적으로 다른 론은 없다. 그러나 개별 요소에서 보면 다소 설명이 필요할 것이다. 먼저 (CISC인 IA 명령어 세트) 가변 길이 명령어 디코더는 (고정 길이 명령어 RISC의 디코더)보다 전력을 소모한다. Intel 및 AMD 프로세서의 써멀맵 (온도 분포도)을 보면 칩의 가장 뜨거운 지역이 디코더 부분임을 알 수 있을 것이다. (이것과 함께 SIMD 유닛부도 가장 온도가 높은 지역이라고 합니다. 데스크탑은 아닌데, 제온용에서는 그래서 그런지 AVX 실행시 클럭이 낮아지도록 되어 있죠.)

　여기서 중요한 것은 프로세서 성능은 평균 소비 전력으로 제한되는 것이 아니라 피크 온도로 제약되는 것이다. 따라서 핫스팟인 디코더가 CPU의 동작 주파수를 제한한다. 왜냐하면 그 부분의 접합 온도가 기본값을 초과하지 않도록 해야하기 때문이다. 그 의미에서는 ISA는 제로 비용이 아니다. 프레드와 조금 차이가 있는 것은 그 부분에서 디코더의 전력 효율에 관해서는 고정 길이 명령어 세트 아키텍쳐가 (RISC) 아무래도 유리하게 된다.

　또 다른 요소는 캐시 액세스이다. Intel 아키텍처는 더 캐시 집중이다. 레지스터 파일이 적기 때문에, 그것은 이 데이터 캐시에 부담을 건다. 대조적으로, (RISC 계열 CPU처럼) 레지스터 파일이 크면 데이터 캐시에 대한 부담은 작아진다. 이 방식은 전력 소비의 측면에서 유리하다. 여기에도 단점이있다.

　이러한 패널티는 전력 & 면적 효율면에서는 아마 10 ~ 20 %의 범위라고 생각한다. 정확한 숫자를 내는 것은 어렵지만 제로 비용이 아닌 것은 확실하다.

　그러나 성능면을 보면 재미있는 반전이 있다. 왜냐하면, CISC는 RISC보다 더 많은 명령을 실행할수 있기 때문이다. 이것은 CISC 쪽이 코드 밀도 (크기 당 명령어 수)가 높기 때문이다. 이 문제를 해결하기 위해 ARM 아키텍처는 Thumb 명령어 세트 (16bit의 일부 명령어 세트)를 개발하고 있지만 일반적으로 CISC 쪽이 유리하다.

(CISC의 1명령과 RISC의 1명령은 말로는 같지만 실제로는 같은 명령 단위가 아닙니다.)

　전력 효율로 보면, 실행하는 명령어는 가능한 적은 것이 유리하다. 따라서 여기에서는 반대로 가변이(CISC = 인텔) 유리하게 된다. 이러한 트레이드 오프의 결과, 저전력의 고정 길이 명령어 세트 프로세서에 저전력 Intel 아키텍처 프로세서도 경쟁 할 수있을 것이다. 다이 사이즈는 다소 (RISC보다) 늘어나지만 충분히 경쟁 할 수 있는 범위라고 생각하고 있다. 향후 몇 년 동안 이러한 저전력 IA 프로세서가 등장 할 것이다.

 

위의 그러나 부터가 이해가 잘 안되면 아래 글을 보세요.

[분석정보] x86을 고속화하는 조커기술 명령변환 구조

 

[아키텍처] Core Microarchitecture 속도의 비밀은 CISC의 아름다움

 

보다 간단한 코어 아키텍처로의 회귀도

[Q] PC 용 CPU도 전력 효율을 추구하고 있다. 저전력 프로세서의 연구와의 관련성은 있는가?

[Rattner 씨] 저전력 프로세서의 연구는 이차 효과가있다. 그것은 저전력의 연구 성과가 코어 효율의 향상에 묶여있는 것이다. 우리는 큰 프로세서 코어의 성능의 상당 부분을 유지하면서 프로세서 코어를 드라마틱하게 줄일 디자인을 배우고 있다.

　Alpha 프로세서의 각 세대의 전력과 (다이) 면적의 효율성을 비교한 흥미로운 연구가있다. 그 연구에 따르면, 전력 및 면적 효율은 초기 Alpha가 최신 Alpha EV7 및 EV8의 몇배 뛰어나다는. 성능을 2배로 하기 위해 다이 면적은 약 4 ~ 5 배로 증가하고 있다. 성능향상 부분에 대해서 제곱의 면적이 필요하게 되는 것으로, 면적에 비해 아주 작은 성능 향상 밖에 얻을 수 밖에 없다. (다이 크기를 2배로 크게 만들어도 실제 성능은 1.4배 밖에 증가하지 않는다는 폴락의 법칙)

　이 "제곱 법칙"의 임팩트는 지금까지 중시되지 않았다. 하지만 성능 / 와트 성능 / 단위 면적에 포커스하면 이 문제가 중요하다.

　그래서 우리는 간단한 마이크로 아키텍처의 퇴보도 생각하고 있다. 단순하면 더 전력 및 면적 효율이 오르기 때문이다. 우리는 내부적으로 다양한 연구를 하고 있으며, 작은 코어에서도 충분히 큰 코어에 필적하는 성능을 달성 할 수 있다고 생각하고 있다. 이것은 특히 멀티 코어, 매니 코어 디자인에도 중요하다고 생각하고 있다.

　간단한 프로세서는 누설 전류의 관리에서도 이점이 있다. (단위마다) on하거나 OFF로 하는 등, 스테이트의 관리도 심플하게 되기 때문이다.

[Q] 저전력 프로세서 용으로 개발된 프로세서 코어는 앞으로 PC 용 프로세서 코어로 일반화 될 수 있는가?

[Rattner 씨] 아니, 그것은 어려울 것이다. PC 용 전력 효율 설계 프로세서를 가장 저전력이 요구되는 시장에 적용 할 수 없다. 이곳은 가장 어려운 곳이다. 1W 또는 0.5W의 CPU는 아마 노트북 PC 용 CPU와는 다른 코어가 될 것이다. 연구 결과는 활용 되겠지만.

[Q] Intel은 현재 데스크톱 PC, 노트북 PC, 서버의 각기 다른 마이크로 아키텍처의 CPU를 개발하고 있다. 멀티 코어 시대에 PC 나 서버에 다른 마이크로 아키텍처를 계속하는지. 아니면 전력 효율적인 CPU 코어로 수렴시켜 나갈 것인가.

[Rattner 씨] 향후 코어에 의한 차별화는 줄어들며, "언 코어"에 의한 차별화가 증가해 갈 것이다. 언 코어로 우리가 부르고 있는 캐시, 버스 인터페이스 등 CPU 코어 이외의 부분에서 TLB의 라인 수 등이 포함된다.

　우리는 가능한 코어의 종류를 줄이고 동일한 코어를 기반으로 각 시장의 전력 및 성능 요구에 최적화 된 제품을 설계해 나갈 생각이다. 차별화의 초점은 코어가 아니라 언 코어 부분이 된다. 예를 들어, 노트북 PC라면, 최적량의 캐시 및 메모리 대역폭을 프로세서에 구현한다. 메모리 컨트롤러의 통합도 요구 될지도 모른다.

　또한 각 시장을 향해 코어의 수를 바꿀 것이다. 예를 들어, 데스크탑은 2코어 서버는 4코어 같은 차별화가 될지도 모른다.

　어쨌든, 모바일 및 데스크톱과 서버 각각 다른 마이크로 아키텍처를 개발하는 것은 시간도 사람도 너무 많이 든다. 기본적으로는 1개 또는 2개의 코어 디자인을 다른 시장에 최적화 해 제공하는 것이다.

 

100 코어 이상을 올린 대형 매니 코어도 시야에

[Q] CPU 코어 수는 향후 세대마다 8코어 및 16코어로 증가해 가는지?

[Rattner 씨] 이렇게 될 것이다. 지금은 10코어 정도의 이야기를 하고 있지만, 5년 후에는 아마 100 코어 이상이 시야에 들어올 것이다. 내가 예전 다루고 있던것 같은 대규모 SMP 시스템이 단일 칩에 맞게된다.

　멀티 코어, 매니 코어는 전통적인 대규모 SMP에 비해 다양한 이점이 있다. 첫째, SMP와 비교하면 더 효율적으로 된다. 프로세서 간 통신 및 동기화 캐시 to 캐시의 전달에 오버헤드가 훨씬 작아진다. 매니 코어가 되면 모든 것은 온다이 되기 때문이다. 예를 들어, 캐시 간의 커뮤니케이션은 오늘날 수백 nsec에서 경우에 따라서는 msec 걸린다. 그런데 매니 코어는 그것이 몇 nsec 로 끝나게 된다.

[Q] PC에 멀티 코어, 매니 코어 도입의 과제는 소프트웨어 측면의 병렬성에 있다.

[Rattner 씨] 지적과 같다. 서버에서는 많은 서버 응용 프로그램이 많은 코어를 효율적으로 사용할 수있다. 그래서 IBM은 먼저 Power4에서 듀얼 코어를 채용하고 Power5에도 계속된다. Sun도 멀티 코어 CPU "Niagara"를 발표했다. 서버는 방향성은 굳어있다.

　그러나 현재의 클라이언트 응용 프로그램은 많은 코어를 사용하는 것은 어렵다. 그래서 팻은(패트릭 겔싱어) 미래의 컴퓨팅 집중 워크로드에 주목하고 있다고 강조했던 셈이다. 4/8/16 프로세서에 최적화 된 차세대 응용 프로그램은 클라이언트에 새로운 기능을 가져올 것이다. 하지만 ISV가 현재 Office 응용 프로그램을 4/8/16 프로세서에 최적화하여 재 작성 한다고는 생각되지 않는다.

　병렬화는 암달의 법칙 (Amdahl law) (프로그램의 병렬화 할 수없는 부분이 병렬 컴퓨터의 성능 향상의 벽이된다)이 과제가 된다. 그러나 미래의 응용 프로그램은 Amdahl의 법칙이 제약 요소가 된다고 생각하지 않는다. 그것은 프로그램 크기가 커지면, 순서대로 실행 부분보다 병렬화가 가능한 부분이 더 급격하게 증가 때문이다. 따라서 큰 프로그램 일수록 (병렬 처리) 효율이 올라간다. 그래서 대규모 병렬 슈퍼 컴퓨터가 이만큼 성공하고있다.

　아무도 지적하지 않지만, Amdahl의 법칙은 프로그램의 크기가 고정되어 있다고 가정하고 있다고 생각한다. 물론, 프로그램 크기가 고정되어 있으면 제한되지만, 미래의 응용 프로그램은 프로그램 크기도 확대되기 때문에 동시성이 높아진다.

 

OS 스레드 스케줄링 기법의 개혁도

[Q] 멀티 코어, 매니 코어를 도입하기 위해서는, OS 측의 thread 스케줄링도 바꿀 필요가 있는 것은 아닌가?

[Rattner 씨] 지금의 OS, Windows 및 Linux는 1 ~ 2 프로세서에서 작은 수의 스레드를 일정하게 최적화 해 개발되고 있다.

　그래서 우리는 다수의 프로세서와 스레드를 달리게 하는 것에 최적화 한 다른 종류의 스레드 스케줄링 방법을 생각하고 있다. 잘 알려져 있는 것은 "갱 스케줄링 (Gang Scheduling)" 이라는 개념이다. 갱 스케줄링은 여러 프로세서 (코어)를 집단 (Gang)으로 취급 동기화시켜 스케쥴링 한다. 스레드를 집단 프로세서 군에 예약한다. 이것은 오늘날의 OS의 스케줄링과 달리 근본적인 변혁이 될 것이다.

　우리는 현재 Windows 및 Linux 커뮤니티를 가지고, 이러한 스케줄링 개혁을 실현하려고 생각하고 있다. 그러나 변화는 OS 커널의 내부 디자인뿐 그 위에 완전히 종래와 호환 OS 환경을 끌어 올릴 수있다.

　또한 미래 코어 수가 수백이 되면 다음은 코어의 분할이 일반적으로 될 것이다. 오늘 대규모 SMP는 CPU 군의 파티셔닝을 행하고 있지만, 그것과 같은 것을 온다이에서 개최 한다. 여러 개의 코어로 구성된 파티션에 응용 프로그램을 할당하게된다. 각각의 프로세서 코어 그룹이 각각 휴먼 인터페이스 및 데이터 마이닝과 같은 응용 프로그램에 할당된다. 그리고 소수의 코어가 Web 브라우저와 같은 전통적인 응용 프로그램에 할당 되는 것이다.

[Q] 그것은 Vanderpool (Intel 가상 머신 지원 하드웨어 아키텍처 = 인텔 VT)에 의한 가상 머신과도 결합 할 수 있을 것이다.

[Rattner 씨] 그대로다. Vanderpool 구상의 일부다. 미래는 가상 파티션 및 물리적 파티션에서 어떤 연계가 취해지게 될 것이다. 예를 들어, 파티션 안에서만 일관성을 제한할 것이다. 다만 이것은 미래 "T"가 되겠지만.

 

 

2004년 11월 30일 기사 입니다.

 

 

test.pdf

 

 

[정보분석] 암달의 법칙(Amdahl's law)을 둘러싼 Intel과 AMD의 싸움

 

 

[정보분석](암달의 법칙) 2010년대 100 코어 CPU 시대를 향해서 달리는 CPU 제조사

 

 

[아키텍처] 폴락의 법칙에 찢어지고 취소된 테자스(Tejas)

 

 

[분석정보] 심플 코어로 향하는 차세대 CPU 아키텍처

 

 

[아키텍처] 전력 효율성에 초점을 둔 인텔 연구개발 (PARROT)

 

 

[분석정보] Many-Core CPU로 향하는 Intel. CTO Gelsinger 인터뷰 1/2부

 

 

[분석정보] 시리얼이 되는 FSB와 메모리. CTO Gelsinger 인터뷰 2/2부

 

 

[분석정보] 9년전의 아이디어에서 태어난 아톰. 리서치 @ 인텔

 

[분석정보] Research @ Intel 2013 Direct Compressed Execution 등을 시현

 

 

[분석정보] Research @ Intel 2012 리포트

 

 

[Research @ Intel 2011] 인텔 HD Graphics로 오픈CL 시현 및 저전력 회로 설계

 

 

[분석정보] Intel 래트너 CTO에게 듣는 Atom 탄생 비화

 

 

[분석정보] 메모리 기술 혁신이 컴퓨터 아키텍처의 변혁도 이끈다 Intel의 Rattner CTO가 보는 미래

 

 

[분석정보] ARM버전 Windows로 시작된 x86 대 ARM의 CPU전쟁

 

 

 

[정보분석] 같은 무렵에 시작된 Nehalem과 Larrabee와 Atom

 

[정보분석] 2개의 CPU 개발팀이 경쟁하는 Intel의 사내 전략

 

 

[분석정보] Intel 4번째 x86 CPU 개발 센터 방갈로르

 

 

[정보분석] Intel 힐스보로가 개발하는 CPU 아키텍처의 방향성

 

 

[고전 1998.11.4] DEC의 Alpha 개발 팀이 대 Intel 진영에

 

 

[정보분석] Merom(메롬) 이후인 Nehalem(네할렘) 과 Gilo(길로)

 

 

[정보분석] 2년 주기로 아키텍처를 쇄신하는 Intel

 

 

[고전 2000.2.25] 인텔 사내경합이 낳은 Willamette 1.4GHz

 

 

[정보분석] 인텔의 2013년 CPU 하스웰로 이어지는 네할렘 개발 이야기

 

 

[분석정보] TOP500 슈퍼컴퓨터 순위 2015년 6월

 

[고전 2002.10.04] Pentium 8 후보 Nehalem 아키텍처

 

 

test.pdf

0.16MB

 

test.pdf

0.16MB