[분석정보] IDF 2011 Intel 저소비 전력을 목표로 22nm 3D 공정 CPU Haswell

대기 전력을 1 / 20로 내린 Haswell

Intel의 Paul Otellini CEO

　Intel은 샌프란시스코에서 개최된 Intel Developer Forum (IDF)에서 22nm 공정 기술 세대의 CPU "Haswell (하스웰)"에서 실현되는 초 저전력 노트북 PC의 구상에 대해 보다 구체적인 모습으로 설명을 시작했다. Intel은 메인 스트림 노트북 PC의 가격 범위에서 저전력 얇은 노트북 PC 카테고리 "Ultrabook"을 제창하고 있다. 기존의 통상 전압 판의 노트북 PC의 가격과 성능 범위에서 기존의 저전압 판 모바일 노트북의 배터리 수명과 얇은 경량화를 실현하려는 프로젝트다. 그리고 Ultrabook의 관건이 차차세대 CPU 아키텍처 Haswell 이다.

　Intel을 이끄는 Paul Otellini (폴 오텔리니) 씨 (President and Chief Executive Officer, Intel)는 IDF의 기조 연설에서 2013년에 등장하는 Haswell 세대 Ultrabook은 대기 전력 (무선 연결 상태)을 현재 1 / 20까지 낮추는 것을 목표로 하겠다고 선언했다. IDF는 상당한 대기 전력 저감 배경에 있는 기술이 제시되고 있다.

Ultrabook의 열쇠가되는 ​​차차세대 아키텍처 Haswell

획기적인 3D 트랜지스터가 Intel 최대의 무기

　첫째, 22nm 세대의 Intel CPU의 전력 저감의 큰 원동력이 되고 있는 요소의 하나는 트랜지스터의 3D 화이다. 트랜지스터는 그 탄생부터 지금까지 "평면 (Planar) 형" 이라는 평면의 2D 구조를 가지고 왔다. 현재 평면 형식은 평탄한 실리콘 기판 위에 소스와 드레인이 생성되고 그 위에 입체 게이트가 생성된다. 게이트 아래의 실리콘 기판 부분은 게이트에 전압을 인가 했을 때 채널이 형성된다.

　3D 트랜지스터는 이러한 구조를 입체적으로 재구성한다. 소스와 드레인 사이의 채널을 입체로 하여 게이트는 입체 채널을 둘러싸도록 형성한다. 트랜지스터가 일어나서 보이기 때문에 Fin 형이라고 부른다. 또한 Intel의 경우 채널을 3 방향에서 게이트가 덮기 때문에 트라이 게이트 라고도 한다.

　장점은 많다. 먼저 채널을 아래의 실리콘 기판에서 분리하여 게이트 길이가 짧아지면 소스와 드레인 사이에 전류가 흐르는 하위 임계 누설 전류가 증가하는 단 채널 효과를 억제 할 수 있다. 게이트 길이를 짧게 할 수 있을뿐만 아니라 게이트의 폭도 입체화로 좁힐 수 있기 때문에 트랜지스터를 소형화 할 수 있다. 게이트 면적이 증가하고 채널의 구동 능력도 올라, 문턱 전압을 낮추는 것도 용이하게 된다. 또한 채널의 Fin을 늘려 멀티 채널화 함으로써 스위칭 성능을 높일 수도 있다.

평면과 3D 트랜지스터 단면

평면과 3D 트랜지스터 단면

　장점 투성이의 3D 트랜지스터화는 Intel에 있어서 앞으로 몇년의 강력한 무기가 된다. 반도체 업체들은 모두 3D 트랜지스터로 전력으로 향하고 있다. MPU를 위한 로직 공정은 14nm 전후의 노드에서 3D 트랜지스터 화 (또는 FDSOI) 등의 구조 변혁이 필요하기 때문이다. 이유는 명쾌하고 현재의 평면 형식은 그 세대에 요구되는 장치 피치에 트랜지스터가 맞지 않게 되어 버리기 때문이다.

공정의 미세화와 트랜지스터의 축소

32nm 공정에서 게이트 길이와 장치 피치

3D 트랜지스터로 4년간의 이점을 얻는

　반도체 제조 업체에 3D 트랜지스터 화는 피할 수 없는 길로 향후 각사도 대응해 간다. 그러나 AMD의 CPU를 제조하는 GLOBALFOUNDRIES와 GPU를 제조하는 TSMC를 시작으로 Samsung과 IBM 등 비 Intel 메이커는 14nm 세대 이상에 3D 트랜지스터 화 할 전망이다. 따라서 1 세대 선행한 Intel은 선행자로 이익이 있다. 다른 업체가 3D 트랜지스터에 발을 디디고 싶어도 할 수 없는 것은 여전히​​ 수율 등에 불안을 안고 있기 때문이다. 역으로 말하면, Intel은 자신을 가지고 3D 트랜지스터 화를 행하는 만큼의 제조 노하우를 확립한 것이다.

　Intel은 이번 IDF에서 3D 트랜지스터에 선행하는 장점을 명료한 형태로 내세웠다. 아래의 슬라이드 거리, Intel은 4년의 혜택을 누릴 수 있다고 한다. Intel 이외의 메이커의 공정 이행의 시기가 어긋나 있는 것은 실제로 양산에 들어갈 시기에 비교하면 이만큼의 차이가 있는 경우라 Intel이 보고 있기 때문인 것으로 추정된다.

Intel의 트랜지스터 기술 우위

　이러한 배경에 있기 때문에 Intel은 당분간은 22nm 3D 트랜지스터 공정의 장점을 철저하게 활용하여 제품 전략을 세우려 한다. 앞으로 4년 동안 Intel에 있어서 저전력을 기치로 공격할 셈이다. 그리고 그 전략을 구체화 한 것이 Ultrabook 이다. 또한 Intel이 Atom에도 22nm 공정을 서두르고 있는 이유도 이 부분에있을 것 같다.

　Intel의 22nm 공정은 사실 고전압시 보다 저전압시 훨씬 이득이 크다. 같은 전압이라면, 1V시 게이트 지연을 planar 형보다 18%, 0.7V시 37% 낮출 수 있다. 즉, 저전압시에도 기존보다 높은 클럭에서 동작 가능하다. 또한 문턱 전압에 대해 채널 전류량의 증가도 가파르기 때문에 문턱 전압을 낮추는 것도 용이하다. 그만큼 저전압 화가 용이하다.

트라이 게이트 트랜지스터의 전압 이득

　이러한 특성을 가진 Intel의 22nm 공정은 저전력 CPU를 위한 이상적인 기술이다. 메인 스트림 PC 용 CPU를 종래와 같은 동작 주파수를 유지하면서 저전압 화 할 수있다. 그만큼 소비 전력을 낮추고 TDP (Thermal Design Power : 열 설계 전력)를 절감 할 수있다. Intel이 기존의 메인 스트림 노트북 PC의 가격과 성능에 저전력 Ultrabook을 실현할 수 있는 원동력은 여기에 있다고 추정된다.

스마트 폰용 메모리를 Ultrabook에 채용

　이번 IDF에서는 22nm 공정 이외의 면에서도 Ultrabook의 실현을 돕는 기술 요소가 보이기 시작했다. 하나는 시스템 설계에서 IDF에서 설명된 대기 전력 감소는 CPU 측의 공정 기술보다 시스템 설계에 의존하는 부분이 크다고 추측된다. 그리고 시스템 안에, DRAM 메모리의 대기 전력이 만만치 않다.

　IDF에서 Intel은 Haswell 세대의 모바일 CPU가 DDR3L (저전압 DDR3)과 LPDDR3 (모바일 디바이스 용 차세대 DRAM)을 모두 지원하는 것을 밝히고 있다. Samsung이 행한 IDF의 메모리 세션에서는 Ultrabook 메모리의 선택으로 이 두 가지 유형이 있다고 설명했다.

　LPDDR3는 현재 스마트 폰 및 태블릿에 사용되는 LPDDR2의 후계 메모리 규격의 하나 다. DDR3와 같이 프리 페치 8에서 내부 셀의 8배의 전송 속도로 인터페이스를 구동한다. 전송 속도는 1,066 Mbps 정도에서 1,600 Mbps에서 최대 2,133 Mbps도 전망된다. PC 용 메모리와 비교 작동시의 전력도 적지만, 더 다른 것은 대기시의 전력에서 Samsung 프리젠테이션 에서는 최대 8.8 배 유리할 것으로 표시되어 있다. 간단히 말하면, LPDDR3을 사용하면 스마트 폰 및 태블릿처럼 대기시 메모리의 전력 소비가 작은 노트를 만들 수있다.

모바일 메모리 대역 로드맵

Samsung이 보여준 LPDDR3의 대기 전력 우위

Ultrabook 구성 요소의 변화

　LPDDR3는 이상한 메모리에서 JEDEC (미국의 전자 공업회 EIA의 하부 조직으로, 반도체의 표준화 단체)에서 갑자기 규격화가 진행되었다. 시장 도입도 2013 년으로 LPDDR3 이전에 규격화가 진행되고 있었던 Wide I / O보다 이르게 전망되고 있다. 또한 소비 전력은 약 70mW/GB/sec로 대역을 고려하면 휴대 기기 용 모바일 메모리로서는 약간 많다. 그런데, DRAM 벤더는 LPDDR3의 미래에 대해 낙관적이라는 막연한 점이 많은 메모리 규격이었다.

　하지만 이것도 Intel이 Haswell 세대에서 채용한다고 정해져 있었다고 하면, 모든 설명이 끝난다. Haswell에 채용된다면 2013 년까지 시장 도입이 필요하며 소비 전력은 약간 커도 문제는 없다. 그러나 성능 범위는 PC 용 DDR3와 같은 수준이 필요하다. Samsung의 프리젠테이션은 또한 LPDDR3 모듈이 아니라 마더 보드에 직접 붙는 등의 형태로 탑재하는 옵션도 나타나고 있다. 이렇게 하면 더욱 박형화가 가능하게 된다.

　Intel의 Haswell 세대로 예상되는 전력 관리 기술의 하나는 전압 레귤레이터 (VR) 칩의 통합이다. VR을 온다이 (On-Die) 화 하면 다양한 이점이 생긴다. 우선, CPU 코어 단위로 전압의 제어가 가능하게 된다. 현재와​​ 같이 CPU 코어 군에 동일한 전압을 공급하는 것이 아니라 각 코어마다 최적의 전압을 항상 공급할 수 있게 된다. 전압 전환도 매우 낮은 지연 시간으로 제어 할 수 있도록 되기 때문에 보다 세밀한 전압 제어가 용이하게 된다. 결과적으로 전력을 줄일 수 있다. 또한 현재 CPU에 공급하고 있는 CPU 코어와 GPU 코어 I / O, 기타 다른 전압을 1개화 하는 것이 가능하게 된다. CPU 방향의 VR이 단순화 된다.

　Intel은 오랜 기간 온다이 VR 연구를 진행하고 있으며, 온 패키지 VR을 통합하는 실험도 실시하고 있다. 8 월에 열린 칩 컨퍼런스 "Hot Chips" 에서도 기술 설명을 했다.

문턱 전압에 가까운 구동 전압으로 프로세서를 달린다

　또한 Intel은 보다 장기적인 저전력화 기술의 후보로 "아 임계 전압 (Near-Threshold Voltage)"기술을 Otellini 씨의 키 노트 스피치에서 소개했다. Near-Threshold Voltage 기술은 Intel의 연구 부문을 지휘하는 Justin Rattner (저스틴 래트너) 씨 (VP, Director, Intel Labs, Intel)가 2009년 10월 일본 방문시에 향후 10년의 5대 중요 기술의 하나로 손꼽았던 기술이다.

　트랜지스터는 문턱 전압과 구동 전압의 차이를 이용하여 스위치 한다. 따라서 문턱 전압보다 구동 전압을 일정 이상 높이지 않으면, 고속으로 동작 할 수 없다. 그런데 Near-Threshold Voltage는 문턱 전압에 가까운 전압으로 어느 정도 고속 동작을 가능하게한다. 따라서 초 저전력 회로를 만들 수 있다.

　Intel은 이 기술의 연구 결과를 2010년 학회 "Symposium on VLSI Circuits"등에서 발표하고 있다. 이 때 시작한 레지스터 파일 (과 그 주변 I / O)를, 2011년 5월 Intel의 리서치 이벤트 에서도 전시하고 있다.

　그러나 이번 IDF의 기조 연설에서는 이 기술을 사용하여 CPU를 모조리 시험제작. 연설에서 시현을 보였다. 데모에서는 프로토 타입 CPU를 태양 전지에 의해 구동. 태양이 제한되면 화면의 작동이 멈추는 것을 보여 주었다. Intel은 이 기술의 프로토 타입을 진행하고 있는 것은 기술의 실용성을 높이 평가하고 있는 증거라고 추정된다. Intel은 3D 트랜지스터를 통해 임계 전압을 낮추는 것이 가능하게 되었다. 게다가 이 기술을 실용화 할 수 있다면 전력의 저감을 한층 더 추진하는 것이 가능하게 된다. 그러나 이 기술은 아직 미지수 부분이 앞으로의 전개는 아직 구체적으로는 보이지 않는다.

Near-Threshold Voltage 데모

위의 태양 전지에서 오른쪽 아래의 CPU를 구동

프로토 타입 칩. 소켓 7 메인 보드에 꽂혀있는 것은 프로토 타입 칩이 Pentium 계임을 시사하고 있다. Intel의 리서치 연구소는 프로토 타입 칩으로 Pentium 아키텍처를 사용하는 것이 많다

눈에 띄는 힘의 Intel

　이번 IDF에서 눈에 띄고있는 것은 Intel의 "힘"이다. 여기 힘 이라고 표현하고 있는 것은, 공정 기술 및 제조 기술과, 돈과 체력이 특히 필요한 부분에서 우위를 내세우는 자세 것이다. Intel은 이번 트라이 게이트 트랜지스터를 채용한 22nm 공정 기술을 앞세워 3D 트랜지스터 화에 의한 저전압 화와 낮은 누설 전류 (Leakage) 화를 Intel 프로세서의 장점으로 강조했다. 또한 연구 개발에 시간과 돈이 소요 되는 Near-Threshold Voltage와 같은 기술의 프로토 타입도 급속도로 진행하는 것도 분명히했다.

　이러한 힘 부분이 강조되는 반면, 프로세서 아키텍처의 혁신은 이번 IDF는 얌전한 인상이있다. Larrabee (라라비)를 발표했을 때처럼 CPU 아키텍처의 흐름을 바꾸려는 움직임은 별로 보이지 않는다. 페이즈로 지금은 공정 기술에 집중하는 시기 인지도 모른다.

　흥미로운 점은 다른 CPU 벤더들이, CMOS 스케일링이 어려움에 직면하고 있으며,이를 위해 프로세서 아키텍처의 개혁이 필요하다고 주장하고 있는 것이다. AMD와 ARM, NVIDIA 등, 모두 이기종 (Heterogeneous : 이종 혼합) 컴퓨팅에 의한 프로세서의 성능 효율의 향상이 필요 하다고 하고있다. 그 배경에 있는 것은 CMOS 공정 기술에서의 전압의 저감과 누설 전류 (Leakage)의 억제가 어려운 상태가 지속될 상황의 인식이다.

　그러나 Intel은 적어도 지금 단계에서는 정반대의 태도를 보여주고 있다. CMOS 스케일링 문제는 어느 정도 해결 할 수 있었다고 보고 공정 기술을 지렛대로 저전력에 공격적 자세로 보인다. 이것이 일시적인 것인지 아니면 Intel은 장기적으로 트랜지스터의 개혁 흐름을 바꿀 수있는 것인지, 아직 상황은 읽을 수 없다. 하나 분명한 점은 Intel이 22nm의 3D 트랜지스터 기술에 상당한 자신감을 가지고 있는 것이다.

2011년 9월 15일 기사 입니다.

[분석정보] Haswell 절전 기능의 열쇠 "FIVR" 과 그 이후

[정보분석] IDF 2011 에서 보다. Google, Microsoft, Intel의 줄다리기

[Research @ Intel 2011] 인텔 HD Graphics로 오픈CL 시현 및 저전력 회로 설계

[정보분석] IDF 2011 Justin Rattner 기조연설 매니코어 시대가 다가옴 1/2부

[정보분석] IDF 2011 Justin Rattner 기조연설 매니코어 시대가 다가옴 2/2부

[정보분석] IDF 2011 인텔 하스웰(Haswell)의 다이와 절전 기술

[분석정보] IDF 2012. 22nm 세대에서 14nm 세대로 이행하는 Intel의 실리콘 제조 기술

[분석정보] Intel 22nm 공정에서 3D트랜지스터 기술을 채용

[분석정보] Intel, 3차원 트라이 게이트 트랜지스터 제조 기술을 확립

[분석정보] Intel, 30nm 트라이 게이트 트랜지스터가 개발 단계에

[고전 2001.11.27] 인텔 테라 헤르쯔 트랜지스터 기술 발표

[고전 2002.09.19] Intel, 3 차원 구조의 "트라이 게이트 트랜지스터 ' 발표

[고전 2001.02.06] 2010년 CPU 소비 전력은 600W?

[고전 2001.01.17] 10GHz CPU를 실현하는 Intel 0.03μm 트랜지스터 기술

[고전 2001.01.11] Intel의 0.13μm 공정 P860/P1260에서 CPU는 어떻게 바뀌나

[정보분석] 인텔 45nm 공정 차세대 CPU Penryn(펜린) High-k 메탈게이트 성공

[분석정보] Intel, 45nm 공정의 153Mbit SRAM 제조 성공