[분석정보] 인텔의 대항에 직면한 AMD의 서버 로드맵

보다 위험이 적은 방향으로 바뀐 AMD 로드맵

 AMD가 서버 CPU 로드맵을 경신 했다. 새로운 로드맵의 최대 포인트는 내년 (2009년) 네이티브 6코어 CPU "Istanbul (이스탄불)"투입과 2010년의 12 코어 CPU "Magny Cours (마그니쿠르) "의 투입. 현재의 4코어에서 2년 후에는 3배인 12 코어로 가져 가는 계획이다. 12 코어는 2개의 다이 (반도체 본체)를 1 패키지로 밀봉하는 "MCM (Multi-Chip Module)"에 의한 제품으로 보인다.

 언뜻 보기에 화려한 AMD의 새로운 로드맵이지만, 실제로는 그 형체에서 후퇴한 요소도 많다. 먼저 CPU 코어 마이크로 아키텍쳐의 쇄신인 "Bulldozer (불도저) "코어의 출시는 2011년 이후로 밀려난 것으로 보인다. 네이티브 8코어 CPU의 투입도 후퇴하고 CPU 소켓의 쇄신과 그에 따른 DDR3 메모리 지원과 4링크 HyperTransport 3.0의 도입도 약 1년 후퇴했다.

 즉, 1 소켓 당 CPU 코어 수의 증가는 기존 계획보다 간격이 올랐지만, CPU 코어의 알맹이와 인터페이스 부분의 계획은 기존보다 후퇴하고 있다. 의도는 명확해서, 위험도가 높은 요소는 뒤로 미뤄서 개발 / 검증 기간을 더 길게 잡았다. 그러는 한편 위험도가 적은 CPU 코어의 단순한 추가는 앞으로 당겼다. 위험성 경감을 중시한 계획으로 바뀌었다고 말할 수 있다. (상대적으로 단순 코어수 늘리는건 쉽고(물론 수십코어가 되면 코어간 네트웍 때문에 복잡해 지지만), 새로운 아키텍처 개발은 어려움. 반대로 제조 공정 측면으로 보면, 다이가 크면 어렵고, 작으면 쉬움. 불도저 처럼 1코어의 크기가 작아지는 경우도 있지만, 대부분 신 아키텍처는 기존보다 1코어가 더 커짐(같은 공정이거나,같은 공정으로 계산시))

 CPU 다이 자체의 계획도 바뀌고 있다. 기존의 계획은 2 코어 → 4 코어 → 8 코어로 CPU 코어 수를 배로 할 계획이었다. 그러나 현재의 계획으로는 2 코어 → 4 코어 → 6 코어 → 8 코어로 2 코어 씩 늘리는 계획이 됐다.

 여기에 공정 기술을 올리는 것도, 기존에는 45nm 에서 네이티브 8코어였던 것이, 새로운 계획에서는 45nm에서는 6 코어에 이르고, 8 코어는 아마 32nm 공정에 된다. 즉, 서버 CPU의 다이 크기 (반도체 본체의 면적)의 증가를 억제, 보다 생산성을 높이는 방향으로 키를 돌리고 있다. 이것도 다이의 비대화에 따른 수율 악화의 위험을 피하는 것이다. 여기에서도 위험 완화의 의도가 엿 보인다.

 이런 로드맵 변화에서 보이는 것은 AMD가 서버에서 위험을 줄여, 보다 착실한 제품 투입을 중시하고 있는 것이다. 이쪽은 "Barcelona (바르셀로나)" 계 코어의 Phenom / Opteron의 부드럽게 일으켜 세움의 실패에 대한 반성에서 이러한 변경이 되었을 가능성이 높다.

CPU 코어와 인터페이스의 쇄신은 후퇴

 아래 그림은 AMD의 기존 계획과 현재 계획을 비교한 서버 CPU 코어군의 로드맵이다.

서버 로드맵 신구 계획 비교

 현재 계획 (그림의 하단)에서는 AMD는 그림과 같이 Barcelona → Shanghai (상하이) → Istanbul → Sao Paolo (상파울루 ※ AMD에 의한 표기) / Magny Cours로 서버 CPU를 쇄신해 간다. 플랫폼 업데이트는 2010년 상반기의 Sao Paolo로 부터 도입되는 "Socket G34"으로 CPU 마이크로 아키텍처의 업데이트는 2011년 이후로 밀려난 것으로 보인다.

 반면 예전 계획 (그림의 상부)에서 Barcelona → Shanghai → Montreal (몬트리올) → Sandtiger가 있었다. 즉, 새로운 계획은 Montreal이 사라지고 Sandtiger가 2010년까지의 로드맵에 안보이게 되었다. 플랫폼의 업데이트도 예전 계획은 2009년 상반기의 Montreal의 "Socket G3"였다. Bulldozer 코어는 Sandtiger부터 2010년 초반이었다. 비교하면 마이크로 아키텍처와 플랫폼의 쇄신이 질질 후퇴하고 있는 것이 일목요연하다.

 좀 더 자세히 살펴 보자. AMD는 올해 4코어의 Barcelona를 45nm 공정으로 전환시킨 Shanghai의 양산을 시작한다. Shanghai에서는 CPU 코어는 4코어에 공유 L3 캐시를 2MB에서 6MB로 강화한다. 45nm 공정은 동작 주파수의 인상과 유휴 전력 절감이 가능하게 된다고 한다. 또한 아직 자세한 것은 밝혀지지 않았지만 클럭 당 명령 실행 성능 "Instruction-per-Clock (IPC)"도 향상 된다고 한다.

 Shanghai는 Barcelona와 같은 Socket F 기반으로 제공해 Barcelona에서 Shanghai로 전환 할 수 있다. 기능으로는 하드웨어 가상 머신 기능을 향상시키는 것 외에 HyperTransport 3.0이 지원된다. AMD는 2007년 2월 반도체 학회인 "2001 ISSCC (IEEE 국제 고체 회로 회의)" 에서 Barcelona에 HyperTransport 3.0을 구현하는 것을 밝히고 있다. 그러나 HyperTransport 3.0이 활성화되는 것은 Shanghai 에서다. 참고로, DRAM 메모리 인터페이스는 Barcelona에서 이미 DDR2 / DDR3 양 대응의 PHY (물리계층)를 구현하고 있지만 Shanghai에서도 DDR2 밖에 사용되지 않는다. 그러나 서버 플랫폼에서 지원하는 메모리 속도는 DDR2-667에서 DDR2-800으로 Shanghai 에서 인상된다.

 AMD의 고객에 대한 설명에서 Shanghai의 위치는 미묘하게 흔들려 왔다. 작년 (2007년) 중에는 2008년에 출하 전망했던 Shanghai는 올 들어 2009년으로 후퇴했다. 이번 발표는 올해 양산으로 다소 미묘한 표현이 된다.

CPU 코어를 6 코어로 다음 단계에서 플랫폼을 쇄신

 새로운 로드맵에서는 Shanghai 뒤 내년 후반에 6 코어의 Istanbul이 등장했다. AMD가 고객에게 Istanbul의 설명을 시작한 것은 불과 1개월 전. 고객에게도 상당히 새로운 계획이다.

 Istanbul는 한마디로 말하면 (중간)연결의 6 코어다. 소켓은 Socket F 인채 제공해 Shanghai 전환을 노린다. 공정은 Shanghai와 같은 45nm로 L3 캐쉬도 같은 6MB. 자세한 내용은 밝혀지지 않았지만, L2 캐쉬도 각 코어 512KB 씩이라고 추정된다. 취소된 Montreal는 L2가 각 코어 1MB 2배가 될 예정이었다. Istanbul은 아마 Shanghai를 6 코어로 확장한 제품이라고 추정된다.

 Istanbul을 기반으로 플랫폼 측을 쇄신하는 것이 2010년 상반기의 Sao Paolo이다. Sao Paolo는 Istanbul과 마찬가지로 45nm 공정에 6 코어지만 인터페이스 부분이 다르다. Sao Paolo는 새로운 소켓 Socket G34이 되고, 메모리 지원은 DDR3로, HyperTransport 3 링크에서 4 링크로 강화된다. 실제, Socket G34로 이미 Barcelona에서 구현되고 있는 이 기능들이 활성화 된다.

 Magny Cours는 Sao Paolo와 같은 Socket G34 기반으로, CPU 코어 수가 두 배의 12코어 제품이다. AMD는 취소된 Montreal에서도 MCM에 의한 듀얼 다이 CPU를 제품화 할 계획을 추진해 왔다. Magny Cours도 MCM 기술에 의한 듀얼 다이 CPU로 보여진다. 45nm 공정으로 12 코어를 싱글 다이로 제조하면 수율이 매우 나빠져 버리기 때문에 경제적으로는 MCM 화가 합리적이다.

AMD의 서버 CPU의 개요

천천히 후퇴를 계속하는 AMD의 차세대 CPU 코어 Bulldozer

 AMD의 새로운 로드맵에서 중요한 포인트는 기존의 로드맵에 있던 네이티브 8코어 Bulldozer 코어 기반의 Sandtiger (샌드타이거)가 사라진 것이다. 코드 네임은 어떻게 될지 모르겠지만, AMD가 네이티브 8코어 CPU 개발을 중지했다고는 생각되지 않는다. 서버는 범용 CPU 코어를 늘려 성능 향상을 도모 할 수 있기 때문에 앞으로도 CPU 코어의 증대가 지속될 것으로 볼 수 있기 때문이다.

 또한 AMD가 CPU 마이크로 아키텍쳐의 쇄신도 단념했다고는 생각할 수 없다. Intel이 2 년 주기로 CPU 마이크로 아키텍쳐를 쇄신을 계속하기 때문에 AMD도 마이크로 아키텍쳐의 쇄신이 급선무가 되고 있기 때문이다. 이미 개요를 발표하고 있는 새로운 명령어 세트 확장 "SSE5"의 구현을 위해, CPU 마이크로 아키텍쳐를 크게 확장 할 필요가 있다.

 따라서 Sandtiger 또는 그에 해당하는 Bulldozer 코어의 네이티브 8 코어 CPU는 Sao Paolo / Magny Cours 후 위치하고 있는 것으로 추정된다. 그렇다면, 제조 공정 기술은 32nm가 될 가능성이 매우 높다. 반대로 말하면, 새로운 코어 아키텍처와 8 코어 화를 32nm 공정으로 미뤘기 때문에 이번 로드맵 변경이 발생했을지도 모른다.

 AMD가 Bulldozer 코어의 스케줄을 후퇴시킨 것은 이번이 처음은 아니다. AMD는 작년 (2007년) 8월의 단계까지는 2009년의 FUSION CPU로 Bulldozer 코어를 채용한다고 했다. 그러나 지난해 12월까지 제 1세대 FUSION "Swift (스위프트)"에 통합되는 CPU 코어는 현재 K10 (K8L) 세대로 되감았다 (= K10(K8L) + GPU = 라노). 이 단계에서 2009년으로 보여졌던 Bulldozer 코어는 2010년으로 후퇴한 것으로 보인다. 이번 로드맵 변경으로 더욱 Bulldozer는 2011 년으로 후퇴하는 것을 시사한다. 조금씩, Bulldozer 코어가 후퇴하고 있다. 이것은 올해의 Nehalem (네할렘)으로 마이크로 아키텍쳐를 쇄신하고 2010년 Sandy Bridge (샌디 브릿지)에서 더 쇄신하는 Intel에 불리한 요소다. 아래는 Intel과 AMD의 서버 CPU 로드맵을 겹쳐 표시한 차트다.

AMD와 Intel의 서버 CPU 로드맵 비교

AMD는 Sandy Bridge 대항으로 Bulldozer 코어의 설계를 변경하나?

 하지만 Bulldozer의 스케줄 후퇴에는 긍정적인 측면도 있다. AMD는 1세대 진행된 공정에 맞추어 Sandtiger 세대에서 보다 대담한 아키텍쳐 변경이 가능하기 때문이다. 그래서 생각되는 것은 AMD가 Intel에 대항해, CPU 마이크로 아키텍처와 명령어 세트를 보다 비약 시키려는 가능성이다.

 그렇게 생각하면 부합되는 부분이 있다. Intel은 4월의 기술 컨퍼런스 Intel Developer Forum (IDF)에서 Sandy Bridge에 256-bit 길이의 SIMD (Single Instruction, Multiple Data) 연산을 도입한다고 발표했다 (기존 SSE 계 명령은 128-bit 길이 SIMD). AMD가 로드맵의 변경을 고객에게 전한 것은 IDF 2주 뒤. 만약 AMD가 IDF에서의 Intel의 발표를 보고, 백업에서 세워둔 계획으로 전환했다면, 시기적으로는 부합한다.

 만약 그렇다고 하면, AMD는 Bulldozer 코어의 계획을 Sandy Bridge에 대항 할 수 있도록 변경한 것을 의미한다. 기존 계획대로 2010년에 Sandtiger와 Bulldozer 코어를 투입하면 Intel의 Sandy Bridge와 겨뤄야 한다. 그래서 새로운 명령 확장의 형상에 크게 갈라 놓으면, 난처하다고 AMD가 판단했을 가능성이 있다. 특히 이번에는 Intel과 AMD의 각각의 명령 세트 확장에 호환성이 없다. 양사는 각각의 명령 세트 확장이 얼마나 소프트웨어 벤더의 지지를 모을 수 있나를 경쟁하게 된다. 그러한 국면에서 Intel 256-bit SIMD라면, AMD도 동등의 확장을 구현하려고 움직이기 시작했을 가능성은 있다.

 덧붙여서, AMD는 Bulldozer 코어에서는 (Barcelona 코어에 대해) 1.3 ~ 2 배의 성능 / 와트의 향상을 예정하고 있었다 (전성비 향상). Bulldozer는 고성능 컴퓨팅 (HPC)에서 특히 성능이 향상을 보여주는, 부동 소수점 연산 성능을 중점적으로 향상시킬 예정이었다. 32nm 공정으로 1 세대 미뤄 개발 기간도 1년 연장하고 부동 소수점 연산을 더 끌어 올리려고 시도할 가능성은 있다. 

불분명한 AMD의 메모리 전략

 AMD의 새로운 로드맵에서 불분명한 점 중 하나는 메모리 지원이다. AMD는 Montreal의 Socket G3에서는 Registered DIMM (RDIMM)의 DDR3를 지원하는 것 외에 "Socket G3 Memory Extender (G3MX)"라고 ​​부르는 온 메인 보드의 메모리 버퍼 칩 솔루션을 도입 할 예정이었다.

 Socket G3 세대의 AMD CPU는 2 채널의 DDR3 인터페이스를 갖춘다. 인터페이스는 버퍼 칩 인터페이스와 호환이 되고 각 채널에 2개의 메모리 버퍼 칩을 접속할 수 있다. 각 메모리 버퍼는 2채널을 갖추어 통상의 DDR3 RDIMM을 1채널 2 DIMM로 구동 할 수 있다. G3MX에서는 합계로 아래의 그림과 같은 메모리 구성이 가능해져 대용량 시스템 메모리를 탑재 할 수있게 되어 있었다. G3MX 때에는 메모리 대역도 DDR3 RDIMM을 직접 연결 한 경우의 2배가 될 예정이었다.

AMD의 Montreal의 G3MX 솔루션

 AMD는 이번 Sao Paolo 부터 도입되는 새로운 소켓 Socket G34이 된다 발표했다. Socket G34로 4가 붙은 것은 Socket G3에서 변화가 있었음을 짐작케 한다. 실제로 AMD는 이번 Socket G34에 대해 DDR3 지원은 분명히 했지만 G3MX 버퍼 칩 솔루션에 대해서는 언급하지 않았다. AMD는 메모리 전략도 최종 수정하고 있을 가능성이 있다. 그러나 AMD가 매우 넓은 메모리 대역폭을 필요로하고 있다는 점에는 변함이 없다. CPU 코어 수가 증가되는 만큼 더 많은 메모리 전송이 필요하기 때문이다.

 AMD의 이번 로드맵 쇄신은 Intel과의 치열한 경쟁으로 몰린 회사의 상황을 부각했다. 6 코어의 Istanbul도 Intel이 올해 말까지 투입하는 6코어 "Dunnington (더닝턴)"에 대항하는 의미가 있다고 생각된다. 그리고 내년 후반의 Intel의 네이티브 8코어 "NehalemEX (Beckton : 벡톤)"에 대항하려면 12 코어 밖에 없다고 생각했을지도 모른다. (AMD CPU의 IPC가 인텔 CPU에 비해 낮기 때문에)

 마지막으로, AMD가 이번에 사용한 "Sao Paolo"의 철자는 영어권 국가에서 일반적인 맞춤법 "Sao Paulo" 와는 다르다. 현지 브라질 포르투갈어 철자는 "Sao Paulo 가 된다. 그러나 Sao Paolo 라는 철자도 잘 사용되고 있으며 일반적으로 수용되어 있기 때문에 그대로 하고 있다.

2008년 5월 13일 기사 입니다.

[분석정보] AMD가 2009년의 CPU 코어와 통합 CPU의 개요를 발표

[분석정보] AMD GPU 통합 CPU Llano의 CPU 코어 기술을 발표

[분석정보] AMD의 AVX 지원과 Bulldozer의 클러스터형 마이크​​로 아키텍처

[분석정보] 드디어 밝혀진 AMD의 불도저 (Bulldozer)

[정보분석] 암달의 법칙(Amdahl's law)을 둘러싼 Intel과 AMD의 싸움

[분석정보](암달의 법칙) 2010년대 100 코어 CPU 시대를 향해서 달리는 CPU 제조사

[아키텍처] Intel의 차기 CPU "Nehalem"의 설계 개념은 "1 for 1"

[분석정보] Intel 4번째 x86 CPU 개발 센터 방갈로르

[분석정보] x86에서의 탈피를 도모 Intel의 새로운 로드맵

[분석정보] 왜 인텔은 샌디브릿지에 AVX를 구현하는가?

[분석정보] Intel이 개요를 밝힌 옥타 코어 CPU Nehalem-EX

[분석정보] 현실 노선으로 수정된 AMD의 FUSION

[분석정보] Bulldozer가 후퇴한 AMD의 로드맵의 의미

[분석정보] 연내에 투입되어 45nm에서 보급을 노리는 Inte의 쿼드코어