[분석정보] Bulldozer가 후퇴한 AMD의 로드맵의 의미

사이클이 늘어난 AMD의 CPU 마이크로 아키텍처 쇄신

 AMD의 로드맵에서의 가장 큰 변화는 차세대 마이크로 아키텍처인 "Bulldozer (불도저) "코어의 후퇴이다. 적어도 2010년까지는 Bulldozer (BD) 코어는 등장하지 않는다. 그 전까지는 K8 마이크로 아키텍처를 확장한 K10 (구 K8 Rev. H 또는 K8L)이 계속된다. 그 결과, K8은 7년 AMD의 주축이 되는 장수 마이크로 아키텍처다. (실제 불도저는 2011년 후반 출시)

 

그렇지만 많은 PC 업계 관계자에게는 이것은 놀라운 소식이 아니다. 이미 올해 (2007년) 가을 무렵에, AMD는 Bulldozer는 2010 년경으로, 그때까지 K8 / K10 마이크로 아키텍쳐가 계속되는 것을 전하고 있었기 때문이다. 8월까지 Bulldozer가 "FUSION (퓨전)"세대에서 사용된다고 설명되어 있었기 때문에 그 계획이 수정된 것이다. 그것은 12월 "2007 Financial Analyst Day"에서 공식적으로 공개된 것에 지나지 않는다. 덧붙여서, AMD는 Bulldozer가 없어진다고 설명도 하지 않는다고 한다. (결국 1세대 퓨전은 K10 + GPU = 라노)

 Bulldozer가 2010 년경이 되는 그 자체가 반드시 부정적인 요소가 아니다. Bulldozer와 K8 사이가 벌어진 것은 K8 마이크로 아키텍처의 기초가 그만큼 우수한 것을 증명할 수 있기 때문이다. Pentium 4에서 높은 주파수에 최적화 된 Intel과 달리 AMD는 K8 세대 고주파 설계로 흔들지 않았다. TDP (Thermal Design Power : 열 설계 전력)의 증가를 우려했기 때문, 결과적으로 Intel의 NetBurst (Pentium 4) 마이크로 아키텍처와 같이 공정 기술 측면의 제약에서 90nm 공정 이후에 전력 소비가 급증했을 때도 전력 문제에 차질이 없었다. Intel 정도 CPU 코어 마이크로 아키텍처의 혁신에 절박한 상황은 없었다.

 그러나 AMD의 마이크로 아키텍처의 쇄신의 속도가 지금까지 없던 늦어진 것도 사실이다. AMD의 Dirk Meyer 씨 (President & COO)는 2002년 6월에는 "일반적으로 메이저 CPU는 2년마다 투입한다. 우리도 라이벌도 마찬가지다.이 추세는 계속 될 것"이라고 말하고 있었다. 하지만 K8 이후 2년마다의 CPU 코어 마이크로 아키텍처의 쇄신은 끊어져 버렸다.

새로운 코어 "Bulldozer"

모듈 디자인 접근

Intel과 AMD 모두 CPU 코어의 쇄신에 실패

 AMD의 마이크로 아키텍쳐의 쇄신이 늦어진 이유 중 하나는 Intel과 같은, 차기 마이크로 아키텍처에 대한 궤도 수정이 있었기 때문이다. 예를 들어 K8과 Bulldozer 사이에 원래는 "K9"프로젝트가 있었지만 취소되었다. "K9은 개 였기 때문에 (canine 과 발음이 같다)"이라고, AMD가 K9에 관해서 반드시 말하는 농담이지만​​, 실제로는 전력 효율면에서 만족할 수있는 아키텍처에 이르지 못했기 때문이라고 추측된다.

 Intel도 만약 Core Microarchitecture (Core MA)가 없으면 Pentium 4에서 "Nehalem (네할렘)" 까지 비어 버린 것이다. Intel은 NetBurst를 확장하고 명령 디코더를 2 단으로 하는 등의 확장을 행한 Tejas (테하스)을 취소했다. Intel도 AMD도 마이크로 아키텍처의 혁신은 큰 걸림돌이 있었다.

 그렇지만, CPU 코어 쇄신의 속도가 벌어진 것은 결코 CPU의 진화가 정체되어 있다는 것을 의미하지 않는다. CPU 진화의 트렌드가 변화했기 때문이다. 현재는 상대적으로 CPU 마이크로 아키텍쳐의 쇄신이 중요하지 않게 되었다.

 일단 공정 기술이 1세대 진화하면 CPU 코어의 규모도 2배 가까이 됐다. 배규모의 CPU 코어 확장은 CPU 마이크로 아키텍처의 근본적인 쇄신이 필요하다. 하지만 현재는 공정 기술이 진행되면 CPU 코어 수를 늘리는 방향으로 향하고 있다. CPU 코어 자체는 이전과 같은 속도로 부풀리고 있지 않다. 따라서 CPU 마이크로 아키텍처의 근본적인 쇄신이 반드시 요구되고 있지 않다.

 AMD의 Phil Hester (필 헤스터) 씨 (Senior Vice President & Chief Technology Officer (CTO))는 이전의 인터뷰에서 CPU에 포함되지 않은 CPU 코어 (언 코어)부 혁신의 비중이 높아지고 있다고 지적. 또한 CPU 코어를 크게 확장하는 것으로 혁신 할 수 있다고 말했다. 범용 CPU 코어는 대규모 개편은 짧은 사이클에서 ​​하지 않고, K8에서 K10의 확장처럼 기존 CPU 코어에 시대에 맞게 확장을 더함으로써 성능 곡선을 유지. 비 코어 부분의 혁신과 서브 프로세서 코어를 더해 성능을 비약적으로 향상시키는 것이 AMD의 현재의 방향성이다.

 덧붙여서, Intel의 CPU 설계 센터 중 Core MA를 개발한 이스라엘 하이파 디자인 센터의 개발 방법도 CPU 코어에 관해서는 AMD의 방향과 비슷하다. Pentium M (Banias : 베니어스) → Core Duo (Yonah : 요나) → Core MA (Merom : 메롬)로 연속적인 계승성이 있는 확장을 행하는 것으로 CPU 코어를 발전시키고 있다.

부동 소수점 연산을 2 배로 부스트 하는 Nehalem

 이런 상황에서 보다 긴 사이클로 행하는, CPU 마이크로 아키텍처의 쇄신의 방향성도 예전과는 달라지고 있다. 멀티 코어 시대의 CPU 코어는 CPU 코어의 성능 / 전력의 향상이 필요하기 때문이다. AMD가 Bulldozer의 CPU 코어를 근본적으로 바꾸려 하는 동기도 거기에 있다.

 "대충 말하면 Bulldozer 코어 (Barcelona 코어에 비해) 1.3 ~ 2배의 성능 / 와트의 (전성비) 향상 설계된다"고 Hester 씨는 말했다. 마이크로 아키텍처 레벨에서 성능 / 전력을 얼마나 높일 수 있는가가 경쟁이 된다.

 그리고 NetBurst의 실패에 질린 Intel은 이 점에서 매우 급진적이 됐다. Intel은 Core MA 이후에는 CPU 마이크로 아키텍처를 2년 주기로 개정 할 태세로 전환했다. 마이크로 아키텍처 수준에서 새로운 기술을 시험하는 것에서, 보다 성능 / 전력의 뛰어난 CPU로의 진화를 가속시키려는 전략이다.

 무엇보다, Nehalem에서는 전력에 대한 성능 향상뿐만 아니라 절대적인 성능 값 자체도 높인다. 특히 부동 소수점 연산 성능의 향상은 현저하다. Nehalem에서는 Core MA에 대해 SEPFfp (rate2006) 벤치 마크에서 2배 가까운 성능으르 부스트 된다고 Intel은 설명하고 있다고 말한다. 이정도 고 비율의 성능 향상은 상당히 이례적이다.

 TDP를 일정하게 유지하면서 성능을 부스트 하는 Nehalem 마이크로 아키텍처의 등장은 AMD에 위협이 될 수 있다. 특히 Nehalem의 부동 소수점 연산 성능은 Bulldozer에 대한 도전장이다. 그에 따라 Nehalem의 성능 예측을 입수한 AMD가 Bulldozer 코어와 Bulldozer 기반 CPU 제품의 계획을 수정하고 있을 가능성이 있다.

 또한 Bulldozer와 FUSION에서는 AMD는 신중할 수 밖에 없는 이유도 있다. 그것은 명령어 세트 수준에서 AMD와 Intel이 더 크게 갈라져 가는 분기점이 될 가능성이 높기 때문이다. AMD는 Bulldozer 이후의 CPU 코어는 AMD 버전 SSE5에서 3 오퍼랜드의 명령 확장을 행하고, 미래는 GPU 코어를 CPU 측에서 자원으로서 명령 레벨에서 이용 가능하게 하려고 한다. Bulldozer 코어와 Bulldozer 기반 FUSION에서 그것이 시작되는 것으로 추측된다.

 AMD는 IBM과 공정 기술 개발 연합도 있어, 공정 기술에서도 Intel과의 차이가 커지고 있다. AMD는 Intel에 대해 CPU 마이크로 아키텍처뿐만 아니라, 명령 세트 아키텍처와 공정 기술도 점점 벌어지고 있​​다. 기술적으로는 앞으로 몇 년은 AMD에게 가장 도전의 시기가 된다.

현재 FUSION 계획

기존 CPU 코어인 채로 언 코어와 소켓 변경

 AMD의 현재의 CPU 로드맵은 현재 내다보는 2009년까지의 범위에서 K8 계 또는 K10 계열 코어인 채로 언 코어 부와 소켓을 바꾸는 것으로 되어 있다. 더 정확하게 말하면, 데스크탑 및 서버에서는 이미 언 코어에 구현하고 있는 기능을 소켓 변경과 함께 활성화로 간다. 모바일에서는 언 코어를 모바일 용으로 최적화 한다.

 서버 & 워크스테이션에서는 65nm 공정의 네이티브 쿼드 코어 Barcelona에서 내년 (2008년)에 45n​​m의 "Shanghai (상하이)"로, 그리고 2009년에 쿼드 코어와 옥타코어 (Octal-core)의 2 종류가 있는 " Montreal (몬트리올)"로 이행한다. Montreal의 옥타코어는 MCM (Multi-Chip Module)이 되는 것으로 알려져 있다. Montreal에서는 각 코어 점유의 L2 캐시가 1MB이며, 512KB L2의 Shanghai 와는 다르다. Bulldozer (BD) 코어의 네이티브 옥타 코어 "Sandtiger (샌드 타이거)"는 2009년까지의 로드맵에는 없다.

서버 및 워크 스테이션의 로드맵

 Montreal에서 AMD는 새로운 "Socket G3"로 이행한다. Socket G3는 "Piranha (피라냐)"라는 코드 네임이 새롭게 붙여졌다. Socket G3는 HyperTransport3 와 DDR3를 지원한다. Montreal에서 4 링크의 x16 또는 8 링크 x8 구성이 가능하지만 이 기능은 사실 Barcelona에도 이미 구현되어 있다고 발표되었다.

 DDR3에서는 RDIMM을 직접 연결하는 것 외에 버퍼 칩 "Socket G3 Memory Extender (G3MX)"를 통해 대용량 구성이 가능해졌다. 이전 리포트처럼, 올해 (2007년) 9월에 Hester 씨가 인터뷰에서 설명한 G3MX의 사양은 다음과 같다.

 Socket G3 세대의 AMD CPU는 2 채널의 DDR3 인터페이스를 갖춘다. G3의 DDR3 인터페이스는 G3MX 버퍼 칩 인터페이스와 호환이 되고 각 채널에 2개의 G3MX 메모리 버퍼 칩을 접속할 수 있다. 각 G3MX 메모리 버퍼는 2 채널을 갖추어 통상의 DDR3 RDIMM을 1채널 2 DIMM로 구동 할 수있다. 아래가 Hester 씨 나타낸 도면이다.

AMD의 Montreal의 G3MX 솔루션

 다만 AMD는 DDR3 RDIMM을 1채널 4슬롯 접속한다고 설명도 하고 있다고 한다. 그러나 이것은 1 채널 2 DIMM까지로 하는 DDR3의 스펙과는 달라서, 의문이 있다. 참고로, 버퍼 칩을 사용해 DDR3 RDIMM의 대용량 구성을 지원하는 방향은 Intel의 옥타코어 "Nehalem-EX (Beckton : 벡톤)"와 동일하다. Montreal 및 Beckton는 모두 메모리 어드레싱도 확장된다.

 Montreal과 같은 시기에는 Socket AM3의 "Suzuka (스즈카)"도 투입된다. 이것은 Shanghai 기반의 45nm 공정 쿼드코어다. 서버 및 워크스테이션에서는 F1 도시명 시리즈의 코드 네임이 계속된다.

 데스크탑 로드맵도 거의 평행하며, 내년에는 45nm 공정으로의 전환이 시작되고 2009 년에 Socket AM3에서 DDR3를 지원한다. AMD는 열성자용 플랫폼 이외에서는 평균 소비 전력을 규정하는 Energy Star 4.0을 준수할 예정임을 강조하고 있다. 모바일에 관해서는 최초의 FUSION "Swift (스위프트)"의 플랫폼 이름 "Shrike"가 붙여졌다.

노트북 PC 용 플랫폼의 로드맵

메인 스트림용 플랫폼 "Perseus"와 "Kodiak"

메인 스트림용 플랫폼 "Cartwheel"와 "Cartwheel Refresh"

열성자용 플랫폼 'Spider'과 'Leo ","Leo Refresh "

2007년 12월 27일 기사

[분석정보] 현실 노선으로 수정된 AMD의 FUSION

[분석정보] 인텔의 대항에 직면한 AMD의 서버 로드맵

[분석정보] AMD가 2009년의 CPU 코어와 통합 CPU의 개요를 발표

[분석정보] K8 이후 크게 바뀐 AMD의 CPU 개발주기

[고전 2002.09.11] 이것이 Banias 플랫폼이다 CPU 마이크로 아키텍처 편

[분석정보] 명확해진 Core Microarchitecture

[분석정보] Intel이 개요를 밝힌 옥타 코어 CPU Nehalem-EX

[고전 2003.02.27] Prescott,Tejas는 5GHz대, 65nm Nehalem은 10GHz이상

[아키텍처] 폴락의 법칙에 찢어지고 취소된 테하스(Tejas)

[정보분석] Merom(메롬) 이후인 Nehalem(네할렘) 과 Gilo(길로)