[분석정보] Intel 2 소켓용 Broadwell 프로세서 "Xeon E5 v4"

 

 

14nm 공정에서 제조되는 Xeon E5 v4 웨이퍼

 Intel은 3월 31일 (미국 시간) 회사가 Broadwell-EP 코드 네임으로 개발을 계속해온 데이터 센터 / 서버용 프로세서 "Xeon E5 v4"패밀리로 발표했다.

 

 Xeon E5 v4는 일본에서 수요가 높은 2소켓 서버용으로 주로 사용되는 서버용 프로세서로 2014년 9월에 발표된 Xeon E5 v3 (다른 기사) 이후 1년 반만의 신제품이다. 새로운 Xeon E5 v4 제품군은 제조 공정이 14nm로 미세화 되어, CPU 코어가 Xeon E5 v3 (개발 코드 명 : Haswell-EP)의 최대 18코어에서 늘어서 최대 22코어로 강화되었다.

 

 Xeon E5 v4는 HCC (High Core Count 24코어), MCC (Medium Core Count 15코어), LCC (Low Core Count 10코어)의 3개의 다이 파생이 있어, 복수의 SKU (제품 그레이드) 여기에서  파생되어 전개된다. Intel이 공표한 자료에 따르면 전 세대인 Xeon E5 v3에 비해 최대 44%의 성능 향상이 예상된다고 한다.

 

 

최대의 특징은 14nm 공정으로의 미세화

 이번에 발표된 Xeon E5 v4 (제품 이름으로서 Xeon E5-2600 v4 시리즈와 프로세서 넘버를 포함한 형태로 불리는 것도 많지만, 본 기사에서는 패밀리 전체를 나타내는 때에는 Xeon E5 v4로 통일한다)는 2012년 발표된 초대 Xeon E5 (코드 명 Sandy Bridge-EP)부터 시작하여 4세대 제품이 된다.

 

 

 

 

Xeon E5 v4 패키지, Xeon E5 v3와 마찬가지로 Socket R3에 대응

 Intel은 TICK-TOCK 이라는 개발 체제를 시행하고 있어, TICK (공정 미세화 버전)과 TOCK (공정은 같지만 마이크로 아키텍처를 개선한 버전)을 대체로 1년마다 교대로 투입한다는 체제로 되어 있어, 이번에 발표된 Xeon E5 v4는 TICK에 해당한다. 하지만 최근의 Intel 프로세서가 그러하듯이 TICK도 마이크로 아키텍처 이외의 점에서 많은 새로운 기능이 추가되어 있다. 기존 제품과의 차이를 크게 정리하면 다음과 같다.

 

 

[표 1] 2소켓용 Xeon E5 시리즈 및 Xeon 5600 시리즈의 사양 (Intel의 발표로 부터 필자 작성)

 

브랜드	Xeon 5600	Xeon E5	Xeon E5 v2	Xeon E5 v3	Xeon E5 v4
개발 코드명	Westmere-EP	Sandy Bridge-EP	Ivy Bridge-EP	Haswell-EP	Broadwell-EP
출시 년	2010년	2012년	2013년	2014년	2016년
제조 공정	32nm	32nm	22nm	22nm	14nm
CPU 코어 (최대)	6	8	12	18	22
다이 구성	6	8	15,10,6	18,12,8	24,15,10
HT 지원	O	O	O	O	O
LLc 캐시 (코어 당)	2MB	2.5MB	2.5MB	2.5MB	2.5MB
LLC 캐시 (최대)	12MB	20MB	30MB / 20MB / 15MB	45MB / 30MB / 20MB	55MB / 37.5MB /25MB
아키텍처	Nehalem	Sandy Bridge	Sandy Bridge (개량판)	Haswell	Haswell (개량판)
CPU 소켓	Socket B (LGA 1366)	Socket R (LGA 2011)	Socket R (LGA 2011)	Socket R3 (LGA 2011v3)	Socket R3 (LGA 2011v3)
최대 소켓	2	2	2	2	2
최대 메모리	288GB	768GB	768GB	1.5TB	1.5TB
메모리	DDR3-1333	DDR3-1600	DDR3-1866	DDR4-2133	DDR4-2400
메모리 채널	3	4	4	4	4
명령세트	SSE 4.2	SSE 4.2 / AVX	SSE 4.2 / AVX	SSE 4.2 / AVX2	SSE 4.2 / AVX2 / TSX
QPI	2 x 최대 6.4GT/s	2 x 최대 8GT/s	2 x 최대 8GT/s	2 x 최대 9.6GT/s	2 x 최대 9.6GT/s
PCI Express	PCI Express Gen2 (칩셋쪽)	PCI Express Gen3	PCI Express Gen3	PCI Express Gen3	PCI Express Gen3
PCI Express 레인수	36 (칩셋쪽)	40	40	40	40
DMI	-	DMI / Gen2 (4레인)	DMI / Gen2 (4레인)	DMI / Gen2 (4레인)	DMI / Gen2 (4레인)
칩셋	5500 (Tyrusburg)	C600 (Patsburg)	C600 (Patsburg)	C610 (Wellsburg)	C610 (Wellsburg)

위와 같이 TOCK에 해당하는 Xeon E5-2600 (Sandy Bridge-EP)과 Xeon E5 v3 (Haswell-EP)이 마이크로 아키텍처의 업데이트를 포함하기 때문에 여러면에서 개선된 반면 , TICK에 해당하는 Xeon E5 v2 (Ivy Bridge-EP)와 Xeon E5 v4 (Broadwell-EP)는 개선이 적다.

 

 하지만 TICK 세대의 최대 특징은 제조 공정이 미세화 되는 혜택을 누릴 수 있는 것이다. 제조 공정 방식은 반도체를 구성하는 스위치의 게이트라고 불리는 부분의 길이를 나타내며, 이 숫자가 작으면 작을수록 같은 면적에 더 많은 트랜지스터를 실을 수 있다. 이것에 의해 반도체의 성능이 향상되고 소비 전력이 떨어지는 등의 이점을 얻을 수 있다.

 

Xeon E5 v4는 최신 세대인 14nm 공정으로 미세화 되었다. 이것에 의해 다이 크기는 이전 세대에 비해 작아지고 있는데도 불구 트랜지스터 수가 늘어났다. 늘어난 트랜지스터는 새로운 CPU 코어 등에 할당하고, 기존 세대 (Xeon E5 v3)는 최대 18코어였던 CPU 코어는 Xeon E5 v4는 최대 24코어로 증가했다. 또 액티브 때의 소비 전력도 적어지고, 전력 효율도 개선되었다고 Intel 에서는 설명한다.

 

 

HCC, MCC, LCC라는 3개의 다이 파생이 있는 구조는 Haswell-EP와 동등

 그런데, 표 1의 사양 안에서, Xeon E5 v4의 CPU 코어는 최대 22 코어라고 설명하고 있는데, 왜 이전 문장의 마지막에 24코어라고 하는지 이상하게 생각하는 사람도 있는 것은 아닐까. 사실 Xeon E5 v4 다이의 하드웨어적인 사양으로는 최대 24코어로 되어있다.

 

 Xeon E5 v4는 HCC (High Core Count), MCC (Medium Core Count), LCC (Low Core Count)의 3개의 다이 파생이 (제조시 하드웨어로서의 반도체의 종류)이 있다고 한다.

 

[표 2] Xeon E5 v4 다이 변형 (Intel의 발표로 부터 필자 작성)

 

다이 이름	링버스 수	홈 에이전트 수	최대 코어 수	소비 전력	트랜지스터 수	다이 치수	다이 면적
HCC	4	2	24	145 ~ 120W	72억개	18.1 x 25.2mm	456.12㎟
MCC	3	2	15	160 ~ 65W	47억개	16.2 x 18.9mm	306.18㎟
LCC	2	1	10	135 ~ 55W	32억개	16.2 x 15.9mm	257.58㎟

 Sandy Bridge 세대 이후 Intel은 기본적으로 서버 전용의 CPU에서 3개의 다이 파생을 만들고, 그것을 기원으로 일부의 코어를 비활성화하는 등의 방법으로 여러 SKU를 파생해 나가는 구조가 된다.(또한, Sandy Bridge 세대는 예외로 개발 중이던 HCC는 도중에 취소 되었다). 이를 Xeon E5 v4 세대에서도 답습한다.

 

 Intel에 의하면, HCC가 24코어, MCC가 15코어, LCC가 10코어가 되며, 그것을 바탕으로 후술하는 SKU로 파생해 간다. 다만, 그 SKU의 표를 보면 알 수 있듯이, HCC에서 파​​생 된 제품으로 최상위 SKU가되는 Xeon E5-2699 v4는 22 코어로되어 있으며, HCC의 24 코어 모두를 이용하고있는 셈 아니다. MCC도 마찬가지로, MCC를 이용한 제품은 최상위 SKU인 Xeon E5-2690 v4도 14 코어로 MCC의 15코어 모두를 이용하고 있는 것은 아니다.

 

 여기에는 두 가지 사정이 생각된다. 하나는 생산의 사정 때문에 그렇게 되는 가능성이다. 반도체 생산은 수율라는 수치가 중시된다. 이것은 제조한 반도체 중 몇개나 출하 가능한 것인지를 나타내는 수치로, 이것이 높을수록 반도체 메이커에 있어서는 순조롭게 생산 할 수 있는 것을 의미한다. 그것을 올리는 방법의 하나로서 멀티 코어 CPU의 경우에는 설계상 약간 넉넉하게 CPU 코어에 두었다가 한개나 두개가 쓸 수 없어도, 그것을 무효화하면 양질의 제품으로 출하 할 수 있게 되기 때문에 수율을 높일 수 있는 것이다.

 

 또 하나는 이번은 발표되지 않았지만, EX 프로세서 (Xeon E7)라는 4소켓 이상의 더 대규모용 제품이 별도로 준비되어 있어, 이를 위해 24 코어 구성은 굳이 남겨두는 가능성 이다. 실제로 이전 세대인 Haswell 세대에서는 Xeon E7 v3은 Xeon E5 v3와 같은 HCC의 다이를 공유하고 있었다. 따라서, 향후 EX 프로세서가 등장하면 24코어 모두를 사용하는 제품의 등장도 생각된다. 다만, 현재 Intel은 Broadwell 세대의 EX 프로세서에 관해서는 아무것도 발표하지  않았다. (이런 경우라면 24코어 모두가 정상인 비율은 적기 때문에 따로 모아서 제온 E7을 별도 판매 등).

 

 

HCC의 구조

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

 

MCC와 LCC의 구조

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 또한, HCC, MCC, LCC의 구조는 코어가 바뀐 것을 제외하고는 기본적으로 Xeon E5 v3 (Haswell-EP) 세대와 변함 없다. HCC거 4개의 링 버스 (CPU와 CPU를 연결하는 내부 버스), MCC는 3개의 링 버스에 CPU 코어와 2개의 홈 에이전트 (메모리 컨트롤러 등)를 다는 형태로되어 있다. LCC는 두개의 링 버스에 CPU 코어와 1개의 홈 에이전트가 달린 형태로 되어 있다. 3개 이상의 링이 있는 HCC와 MCC에 관해서는 링 버스끼리를 버퍼 스위치에 연결하는 형태도 이전 세대와 같은 구조이다. (원문에는 LCC와 MCC로 되어 있는데.. LCC는 링이 3개도 아니고, 버퍼 스위치도 없기 때문에.. HCC의 오타로 보고 HCC로 표기. 이전 세대도 당연히 HCC와 MCC로 이 부분을 설명.)

 

 

같은 TICK 세대의 Xeon E5 v2와 비교해도 작은 다이 크기인 Broadwell-EP

 2012년에 출시된 Xeon E5 (SNB) 이후의 Intel의 서버용 프로세서 (Xeon E5 v2 = IVB, Xeon E5 v3 = HSW, Xeon E5 v4 = BDW)의 다이 크기 및 코어 수의 변천을 다이 유형에 따라  그래프로 하면 다음과 같다.

 

 

Xeon E7 / E5 용 다이의 코어 수의 변천 (Intel의 자료로 부터 필자 작성)

 

 

Xeon E7 / E5 용 다이의 다이 크기의 변천 (Intel의 자료로 부터 필자 작성)

 Sandy Bridge 세대는 HCC가 없는 것으로 보이는데, 이것은 원래 Sandy Bridge-EX로 계획되어 있던 12코어 제품이 취소 됐기 때문이다. 이렇게 보면, 코어 수는 대체로 선형으로 증가하고 있어, 3세대 후 (즉 2번 공정 미세화와 한번의 새로운 마이크로 아키텍처의 도입으로)에 대체로 배로 되어 있는 것이 판명된다.

 

 이에 비해 다이 크기는 공정의 미세화로 한번 작아지고, 새로운 마이크로 아키텍처의 도입으로 커진다. 이번 Broadwell-EP의 HCC에서는 다이 크기가 456 제곱 mm로 22nm의 Haswell-EP의 MCC보다 작아졌다. 즉, Intel에서는 Ivy Bridge-EP 세대처럼 500 제곱 mm 이상의 다이 크기로 더 코어를 늘리는 옵션도 있었지만, 그것을 선택하지 않은 것이다.

 

 Broadwell-EP의 설계자에게 확인한 것으로 "물론 다이 크기를 늘린다는 선택도 있었다. 그러나 수율이나 소비 전력, 한층 타겟에 대한 성과를 감안하면, 24코어로 충분하다고 결정했다" 라고 대답이 돌아왔다.

 

 Intel에서 보면, Xeon E5 v3의 MCC보다 작은 다이 크기로 Xeon E5 v4의 HCC가 만들 수 있다는 것은 공장의 라인을 유익하게 쓰고 있다 말할 뿐만 아니라, 다이 크기가 작아 질수록 수율 에도 좋은 영향을 줄 것이다.

 

 

CPU 마이크로아키텍처 감화점은 클라이언트 용과 동등, TSX에 EP도 대응

 CPU 코어 마이크로 아키텍처는 전 세대인 Xeon E5 v3 (Haswell-EP)에 비해 약간의 개량이 더해졌다. 큰 개량점은 두 가지, 하나는 부동 소수점 연산시의 성능 개선과 TLB (Translation Buffer)의 개선을 들수 있다.

 

 

Xeon E5 v4의 CPU 마이크로 아키텍처의 변경 사항. 기본적으로 클라이언트 PC 용 Broadwell과 동등 (출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

 부동 소수점 연산시의 성능 개선에는, 부동 소수점 연산시의 곱셈과 나눗셈의 성능 향상이 크게 기여했다. 하나는 부동 소수점 곱셈을 할 때의 레이턴시가 Haswell 세대까지 5클럭 사이클에서 3클럭 사이클로 감소 되었다. 또한 1024 Radix Divider가 도입되어 Ivy Bridge / Haswell까지의 (45나노 코어2 에서 처음 도입된) Radix-16 Divider 에 비해 나누기시의 레이턴시가 절감되고, 한층 스칼라 나눗셈 때의 동작이 분리되어 2개의 스칼라 나누기가 동시에 할 수 있게 되었다.

 

 

 

 

곱셈과 나눗셈시의 지연 시간을 줄일 수 있다

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

 또한 Xeon E5 v4에서는 Xeon E5 v3 세대에서는 마이크로 코드 수준에서 비활성화 되어 있던 TSX 명령이 활성화 되었다. Haswell 세대에서는 TSX가 활성화 된 것은 EX 인 Xeon E7 v3 뿐이었지만, Broadwell 세대에서는 E5도 마찬가지로 적용 되었다.

 

 

Xeon E5 v3 세대에서는 비활성화 되어 있던 TSX 명령이 활성화 되었다

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

 또한, 이러한 마이크로 아키텍처의 향상은 클라이언트 PC용 Broadwell (5세대 Core 프로세서)에서도 이루어진 것으로, 기본적으로 공통이라고 해도 좋다.

 

 보안 관련 기능 강화는 ADC / SBB / PCLMULQDQ 실행시의 지연 시간 감소, ADCX / ADOX 새로운 명령의 도입, RDSEED 지원, 슈퍼바이저 모드 액세스 제한 (Supervisor Mode Access Prevention = SMAP) 등의 기능이 추가 되었다.

 

 

Xeon E5 v4에서 강화된 보안 관련 연산 기능

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 또 ADC / SBB / PCLMULQDQ 실행시의 지연 시간 감소와 ADCX / ADOX 새로운 명령의 도입, Xeon E5 v4는 이전 세대에 비해 AES나 RSA 등의 보안 관련 연산을 할 때보다 고속으로 연산 할 수 있다.

 

 

AES 나 RSA 등의 처리 할 때 성능이 향상되었다.

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

SMAP라는 슈퍼바이저 모드 액세스 제한 기능은, 사용자 모드의 주소 공간을 보호하는 새로운 CPU 기반 메커니즘이다. 유사한 기능으로는 SMEP (Supervisor Mode Execution Prevention)가 사용자 데이터 페이지로 부터 슈퍼바이저 모드에서의 실행을 방지하지만, SMAP는 사용자 모드 주소 공간에 있는 데이터에 슈퍼바이저 모드에서 의도하지 않게 접근하는 것을 방지한다.

 

 

SMAP (Supervisor Mode Access Prevention) 기능, 사용자 모드의 데이터에 관리자 모드에서 의도하지 않은 액세스를 억제 (출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

자원의 할당을 동적으로 하는 Intel RDT에 대응, VM 부분도 성능을 강화

 Xeon E5 v4에서는 캐시나 메모리 모니터링 기능이 확장되었다. 전 세대에서는 CMT (Cache Monitoring Technology)라는 L3 캐시 상태를 모니터링하는 기능이 추가되었는데, Xeon E5 v4에서는 그것에 더해 CAT (Cache Allocation Technology 이전 세대에서는 통신용 SKU에서만 활성화 되었다), CDP (Code and Data Prioritization) MBM (Memory Bandwidth Monitoring) 기능이 추가되어 CMT 자체도 기능이 확장되었다.

 

 

Xeon E5 v4로 확장되는 RDT의 기능, Haswell 세대에서 대응한 CMT 이외에 CAT, CDP, MBM 등이 추가된다 (출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

 이러한 기능은 정리해서 "Intel Resource Director Technology "(RDT)라 불러, OS나 가상 머신이 메모리와 캐시의 상황을 항상 모니터링 해서 보다 효율적인 사용을 할 수 있도록 관리하는 기능으로서 이용된다. CMT와 MBM이 캐시와 메모리의 모니터링을, CAT과 CDP가 캐시의 할당을 동적으로 처리하며, 노이지 네이버 라고 부르는 실제로는 필요가 없는데 캐시에 눌러 앉아 버린 VM을 쫓아내는 역할 등을 수행한다.

 

 

Intel Resource Director Technology를 사용하면 필요 없이 캐시 및 메모리 대역폭을 압박하고 있는 노이지 네이버 VM을 배제 할 수 있다 (출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

가상화를 위한 확장으로는 3개의 개선 사항이 있다. 그것이 Posted Interrupts, Page Modification Logging, VM Enter / Exit 지연의 추가 감소이다.

 

 

가상화 소프트웨어에 대한 개선 사항

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 Posted Interrupts는 외부로부터의 인터럽트가 발생했을 때에, 기존의 방식이면 VM Exit 라 부르는 게스트 OS에서 호스트로의 전환이 많이 발생해 성능 저하의 원인이 되고 있었다. 그래서 Posted Interrupt 에서는 외부 인터럽트를 직접 게스트 OS로 전달, VM Exit를 감소시켜 성능을 향상시킨다.

 

 

Posted Interrupts를 사용하면 VM Exit를 감소시킬 수 있다

(출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

 Page Modification Logging은 라피드 체크 포인트 라 부르는 구조를 이용하여 VM의 내결함성 (장애시 백업으로 전환하여 동작을 계속하는 것)의 오버 헤드를 절감하는 기능. Haswell 세대에서 지원되는 Haswell EPT A / D 구현을 이용하고 있으며, 프라이머리 VM의 체크 포인트를 백업에 발급하여 신속하게 백업으로 전환하는 것이 가능하게 된다. 또 Xeon E5 v3 (Haswell-EP) 세대에서도 감소된 VM Enter / Exit 시의 레이턴시도 더욱 100사이클 정도 줄일 수 있으며, 가상화 소프트웨어를 이용했을 때의 성능이 향상되는 것이다.

 

 

Page Modification Logging을 사용하면 VM 결함 허용시의 오버 헤드를 줄일 (출처 : Intel, Intel Xeon Processor ​​E5 v4 Family Architecture Review, 2016년)

 

 그 외, HWPM (HardWare controlled Power Management)으로 프로세서 트레이스 (프로세서의 동작 상태를 메모리에 써내는 기능, 디버깅 등에 이용 가능) 등의 기능도 추가되었다. HWPM는 CPU 절전 프로파일을 4개를 갖춰, 그것을 하드웨어 기반으로 전환하는 것으로, OS 기반의 전력보다 더 고속으로 절전 모드와 고성능 모드를 전환 할 수 있다.

 

 Intel이 6세대 Core 프로세서 (개발 코드명 : Skylake)에서 도입한 Intel Speed​​Shift Technology에 닮은 기능이라고도 말할 수 있는데, 그쪽은 프로세서에 내장된 마이크로 컨트롤러에서  더 지능적으로 전환하는 것에 비해서, 이 HWPM은 4단계를 하드웨어로 전환할 뿐이므로 좀 더 원시적인 구조라 말할 수 있다.

 

 

HWPM (HardWare controlled Power Management)은 4개의 프로파일을 제공하고 그것들을  하드웨어로 전환하여 절전 모드에서 고성능 모드로의 복귀를 더 빨리 전환 할 수 있게 된다 (출처 : Intel, Intel Xeon Processor E5 v4 Family Architecture Review, 2016년)

 

4년 전의 Sandy Bridge-EP와 비교하면 VM을 3.5 배로 늘리고, Haswell-EP에 비해 44% 성능이 향상

 

Intel이 공표한 Xeon E5 v4의 성능 데이터에 따르면 4년 전의 시스템과 비교해서 하나의 서버에 대해 수납 할 수 있는 가상 머신이 3.5배가 되며, IBM의 POWER8 S824 (12 코어 /3.5 GHz)에 비해 가격대비 성능이 약 4배, S & I Engineering Solutions Pvt의 HiFUN에서 이전 세대에 비해 44% 성능이 높다고 설명한다.

 

 

 

 

 

 

Intel이 공표한 Xeon E5 v4의 성능 요약

(출처 : Intel, Intel Xeon Processor ​​E5-2600 v4 Product Family Performance 2016년)

 또한 전 세대 (Xeon E5-269x v3)와 신제품 (Xeon E5-269x v4)의 SPECint 등 일반적인 벤치 마크 결과는 다음과 같다. 벤치 마크에 따라 결과가 달라지지만, 1.07 ~ 1.64 배가 되었으며, 평준화하면 1.27배가 된다고 한다.

 

 

 

 

 

 

전 세대 (Xeon E5-269x v3)과 신제품 (Xeon E5-269x v4)을 비교한 각종 벤치 마크 테스트 결과 (출처 : Intel, Intel Xeon Processor ​​E5-2600 v4 Product Family Performance 2016년)

 

 과거 3세대 (Xeon E5 v3, Xeon E5 v2, Xeon E5)와의 비교 결과는 다음과 같다.

 

 

 

 

과거 3세대 (Xeon E5 v3 = Haswell-EP, Xeon E5 v2 = Ivy Bridge-EP, Xeon E5 = Sandy Bridge-EP)와의 비교 데이터

 

 이에 따르면 Xeon E5 v3에 비해 1.2 ~ 1.4배, Xeon E5 v2에 비해 1.7 ~ 2.1배, Xeon E5에 비해 2.6 ~ 2.8배가 된다.

 

 

마더보드는 Xeon E5 v3와 공통으로 BIOS 업데이트로 교환이 가능하다

 마지막으로 SKU 구성과 1,000개 로트시의 가격에 대해 소개하고자 한다. Xeon E5 v4에는 총 27개의 공식 SKU가 준비되어 있다. 또 이번은 발표되지 않았지만, 이외 특정 고객을 위한 특별한 SKU가 제공되는 경우도 있다.

 

[표 3] Xeon E5 v4의 SKU 구성과 가격 (Intel 사가 공개한 자료로 부터 필자 작성)

 

목표 시장	프로세서 넘버	다이	코어	HT	베이스 클럭	터보	TDP	LLC	QPI	메모리	가격 (USD)
세그먼트 특화형	E5-2699 v4	HCC	22	O	2.2GHz	O	145W	55MB	9.6GT/s	DDR4-2400	4,115
	E5-2698 v4	HCC	20	O	2.2GHz	O	135W	50MB	9.6Gt/s	DDR4-2400	3,226
	E5-2697A v4	HC	16	O	2.6GHz	O	145W	40MB	9.6GT/s	DDR4-2400	2,891
	E5-2697 v4	HCC	18	O	2.3GHz	O	145W	45MB	9.6GT/s	DDR4-2400	2,702
	E5-2695v4	HCC	18	O	2.1GHz	O	120W	45MB	9.6GT/s	DDR4-2400	2,424
	E5-2683 v4	HCC	16	O	2.1GHz	O	120W	40MB	9.6GT/s	DDR4-2400	1,846
주파수 최적화	E5-2667 v4	LCC	8	O	3.2GHz	O	135W	25MB	9.6GT/s	DDR4-2400	2,057
	E5-2643 v4	LCC	6	O	3.4GHz	O	135W	20MB	9.6GT/s	DDR4-2400	1,552
	E5-2637 v4	LCC	4	O	3.5GHz	O	135W	15MB	9.6GT/s	DDR4-2400	996
	E5-2623 v4	LCC	4	O	2.6GHz	O	85W	10MB	8GT/s	DDR4-2133	444
어드밴스드	E5-2690 v4	MCC	14	O	2.6GHz	O	135W	35MB	9.6GT/s	DDR4-2400	2,090
	E5-2680 v4	MCC	14	O	2.4GHz	O	120W	35MB	9.6GT/s	DDR4-2400	1,846
	E5-2660 v4	MCC	14	O	2GHz	O	105W	35MB	9.6GT/s	DDR4-2400	1,445
	E5-2650 v4	MCC	12	O	2.2GHz	O	105W	30MB	9.6GT/s	DDR4-2133	1,166
스탠다드	E5-2640 v4	LCC	10	O	2.4GHz	O	90W	25MB	8GT/s	DDR4-2133	939
	E5-2630 v4	LCC	10	O	2.2GHz	O	85W	25MB	8GT/s	DDR4-2133	667
	E5-2620 v4	LCC	8	O	2.1GHz	O	85W	20MB	8GT/s	DDR4-2133	417
베이직	E5-2609 v4	LCC	8	-	1.7GHz	-	85W	20MB	6.4GT/s	DDR4-1866	306
	E5-2603 v4	LCC	6	-	1.7GHz	-	85W	15MB	6.4GT/s	DDR4-1866	213
저소비 전력	E5-2650L v4	MCC	14	O	1.7GHz	O	65W	35MB	9.6GT/s	DDR4-2400	1,329
	E5-2630L v4	LCC	10	O	1.8GHz	O	55W	25MB	8Gt/s	DDR4-2133	612
웍스테이션	E5-2687w v4	MCC	12	O	3GHz	O	160W	30MB	9.6Gt/s	DDR4-2400	2,141
스토리지/ 통신용	E5-2658 v4	-	14	O	2.3GHz	O	105W	35MB	9.6Gt/s	DDR4-2400	2,040
	E5-2648L v4	-	14	O	1.8GHz	O	75W	35MB	9.6GT/s	DDR4-2400	1,544
	E5-2628L v4	-	12	O	1.9GHz	O	75W	30MB	8GT/s	DDR4-2133	1,364
	E5-2618L v4	-	10	O	2.2GHz	O	75W	25MB	8GT/s	DDR4-2133	779
	E5-2608L v4	-	8	O	1.6GHz	-	50W	20MB	6.4GT/s	DDR4-1866	441

 

 또한 Xeon E5 v4는 플랫폼 측, 즉 칩셋에 관해서는 Xeon E5 v3 (Haswell-EP)와 같은 C610를 이용한다. 이에 따라 이미 C610을 탑재한 메인 보드를 이용하고 있는 사용자는 BIOS (펌웨어)를 Xeon E5 v4 호환 버전으로 업그레이드하는 것으로 그대로 이용할 수 있다.

 

 

C610을 탑재한 마더보드 그대로 활용 가능

 

 

CineBench 2015을 실행하는 곳

 

 

Xeon E5-2699 v4를 Windows 작업 관리자에서 보는 부분, 44개의 물리 CPU 코어로, 88개의 논리 프로세서가 있는 것을 확인 가능

 

 이번에 발표된 Xeon E5 v4는 이미 OEM 업체 등으로 출하가 시작되어 있어, 곧 OEM 업체에서 탑재 시스템이 출시될 예정이다. 마더보드는 v3와 공통으로 사용하는 것이 가능하기에, OEM 메이커에서 출하도 그리 멀지 않은 시기에 시작하게 될 것이다.

 

 

https://youtu.be/uT_LfRkr2Ls

 

 

[분석정보] Intel 서버 전략의 핵심인 Xeon Phi와 FPGA

 

 

[분석정보] 14나노 공정 세대의 서버 CPU 브로드웰-EP의 모듈러 설계

 

 

[분석정보] Xeon E5-2600 v3가 데이터 센터의 변화를 가속

 

 

[분석정보] 드디어 등장한 최상위 x86 서버 프로세서, 아이비브릿지 세대 제온 E7 v2 시리즈

 

 

[분석정보] Intel, Ivy Bridge-EX Xeon E7 v2 패밀리.최대 15코어 CPU 메모리 용량은 최대 1.5TB

 

 

[분석정보] TSX 대응으로 약 6배로 성능 향상된 Xeon E7 v3

 

 

[분석정보] Intel, 기간 서버용 CPU 신제품 Xeon E7 v3발표

 

 

[분석정보] 인텔 HPC 시스템 Scalable System Framework 소개

 

 

[분석정보] 2010년 Intel 아키텍처가 보였다

 

 

[분석정보] 고속화를 가져오는 Radix-16 Divider와 shuffle Engine

 

 

[분석정보] 전면 개량이 아닌 부분 개량에 머문 Penryn