[고전 2000.08.25] 그래픽 통합 CPU 팀나(Timna)의 개요를 분명히-극적인 다이 크기 축소를 실현

 

Celeron + i810이 Celeron과 같은 정도의 비용으로

　"Timna (팀나)"는 Celeron 기반이 아니었다!

　Intel이 내년 상반기에 출시 할 그래픽 통합형 CPU Timna는 지금까지 Celeron CPU 코어에 Intel 810 칩셋을 단순히 통합한 제품이라고 생각되고 있었다. 하지만 "Intel Developer Forum (IDF)"에서 나타났다는 Timna가 밸류 PC 시장용으로 크게 다시 설계된 CPU 인 것이었다. 예를 들어, Timna는 기능적으로는 Celeron과 i810을 통합하고 있음에도 불구하고, 다이 사이즈 (반도체 본체의 면적)는 Celeron과 거의 동일한 정도라고 한다. 물론 동일한 0.18μm 공정의  이야기다.

　다이 크기는 제조 비용에 직결된다. 따라서 Timna의 제조 비용은 0.18μm 판 Celeron (Coppermine-128k)과 원리 적으로 거의 변하지 않게된다. 즉, Intel에 있어 Timna는 Celeron + i810을 Celeron과 동일한 비용으로 만들 수있는 유익한 CPU라는 것이 되는 셈이다.

　그럼 어떻게 그런 마술 같은 일을 실현했는지? 그 그림자는 Intel 이스라엘 개발팀의 독창적인 접근이 있는 것 같다. Timna의 설계자인 Ilan Spillinger 씨 (Principal Engineer, iMPG Arch manager)에 따르면, Timna는 CPU 코어의 크기가 Celeron보다 훨씬 작아졌다고 한다.

　Timna는 0.25μm 판 Pentium III (Katmai : 카트마이) 코어 및 i810 그래픽 및 메모리 컨트롤러, 거기에 128KB의 L2 캐시 SRAM을 기반으로 하고 있다. 여기서 놀라운 것은 Timna가 0.18μm 판 Pentium III (Coppermine : 코퍼 마인) 코어를 사용하지 않고, Katmai 코어를 Coppermine과는 별도로 0.18μm로 축소하는 것이다. 그리고 Timna는 단지 Katmai 코어를 축소하는 것이 아니라, 다이 크기를 줄이기 위해 다양한 궁리를 했다. 그 결과 Timna의 CPU 코어는 Coppermine 코어보다 작은 것이 되었다. 이것은 다이 (반도체 본체) 사진을 비교해 보면 알 수 있지만, Timna의 CPU 코어는 Katmai과 Coppermine과도 배치가 다르다. (셀러론 기반이 아니라고 하는 것은, 논리적인 회로설계가 다르다는게 아니라, 물리적인 설계가 다르다는 겁니다. 메인보드로 치면 똑같은 칩셋의 보드인데, 각 제조사마다 물리적인 설계가 다르죠. 기능적으로는(논리적으로는) 똑같지만 말이죠.)


지금까지 없던 접근으로 다이를 축소

 

 

Timna Platform Diagram

 

　이스라엘 팀이 행한 먼저 CPU 코어의 각 기능 블록 간의 배선 면적을 줄일 것이다. CPU와 같이 복잡한 로직 LSI는 배선 면적이 의외로 크다. 따라서 배선 면적을 줄이는 것은 매우 다이 면적이 절약된다.

　Intel 에서는 여러 장치를 통합한다고 하는 처리에서 먼저 유닛 수를 줄여 배선을 감소 시켰다. 또한 CPU의 각 셀 (기능 블록)에 블록 사이의 배선 레이어를 배치하는 것으로, 남은 블록 사이의 배선 면적도 줄였다. 이를 위해 새로운 디자인 도구도 개발했다고한다. Spillinger 씨에 따르면, Timna는 Intel에 있어서 이러한 기법을 사용한 최초의 예라고 한다.

　이러한 기술로 Timna는 CPU의 배선 면적이 50% 줄었다. 이것은 CPU 전체의 다이 크기의 10 ~ 15%에 해당한다. 또한 Timna는 게이트 크기를 줄임으로써 더 많은 기능 블록의 면적도 20% 줄였다. 따라서 0.18μm의 Timna의 CPU 코어는 0.25μm의 Katmai의 CPU 코어의 30%까지 축소했다. 보통의 감소 비율은 50 % 정도이므로, 이것은 상식을 넘어선 상당한 CPU 코어의 축소된다.

 

MPT로 SDRAM을 지원

　이러한 기술은 Timna는 비용을 늘리지 않고 CPU 칩셋을 통합 할 수 있었다. 그러면 CPU 이외의 기능은 어떻게 되어 있는 것일까. 먼저 그래픽 점수는 거의 i810 상응한다. 그래픽 성능은 CPU의 클럭과 함께 향상 한다고 한다. 내장 RAMDAC은 230MHz. RGB 출력 이외에 "Digital Video Out (DVO)"을 가지고 DVO 통해 Panelink 송신기와 TV 인코더에 출력 할 수 있다 (저가형 시스템용이라 그래픽 성능이 높을 필요가 이유가 없죠. 어짜피 화면이 나오는게 중요한거니까요. 최저가 그래픽 카드를 사도 몇만원을 줘야 하는데, CPU가 동일한 가격 또는 1만원 정도 더 비싸도 최거가 VGA 다는거 보다는 싸죠. 사무용으로도 마찬가지죠. 게임할거 아니니까....).

 

 

Timna Display Connections

 

 

Timna Memory Sub System

　문제는 메모리 인터페이스에서 Timna는 기본적으로 RDRAM 인터페이스를 탑재한다. 그러나 당분간 Timna는 RDRAM을 사용하지 않는다. "Memory Protocol Translator (MPT)"라는 RDRAM → SDRAM 변환 칩을 사용하여 SDRAM을 지원한다. 이 MPT는 "MTH를 재 설계 한 것"(알버트 유 수석 부사장 겸 총괄 매니저 : Intel Architecture Group)으로 MPT 지원하는 SDRAM은 PC100 SDRAM 이라고 한다. 그러나 MPT의 개량에 의해 PC133 SDRAM 지원도 가능하게 될지도 모른다.

　Timna이 외에도 ICH (I / O Controller Hub) 칩도 세트 된다. ICH는 Intel 815E와 마찬가지로 ICH2. ICH2 사이는 266MB/sec의 HUB 인터페이스로 연결한다.

　CPU 내부 구조는 CPU 코어와 그래픽 코어가 각각 메모리 인터페이스 버스로 연결된 구조로 되어 있다. 칩 내부의 CPU의 FSB (프론트 사이드 버스)는 133~200MHz로 CPU 코어 주파수와 연동하고 있다. 예를 들어, 800MHz 버전의 버스는 200MHz라고 한다. 버스 프로토콜 등을 통합에 맞게 개량하는 등 버스 대기 시간을 낮춘다. 또한 Spillinger 씨에 따르면, Timna는 Celeron과 같은 정도로 클럭을 올리는 것이 가능 하다고 한다. 패키지는 370s라는 370 핀의 새로운 소켓에 대응한다.

 

Timna의 아킬레스건은 MPT

　이처럼 Timna는 기능적으로도 잘 되었다 생각되고 있다. 이제 충분한 메모리 대역폭이 있으면 그래픽도 적당히 성능을 달성 할 수 있을 것이다. 그러나 Timna는 그래픽 통합을 위해 필요한 넓은 메모리 대역을 실현하기 위해 탑재 한 RDRAM 인터페이스가 이제 걸림돌이 되버리고 있다.

 

Timna Implementation Superblocks Concept

　밸류 PC에 맞는 메모리 비용으로 하기 위해 PC100 SDRAM을 사용해야 하기 때문에 먼저 성능이 충분히 발휘 될 수 없다. PC100도 MPT 통해 접근하므로 지연 시간이 증가 해 버린다. 메모리 컨트롤러의 통합 모처럼 줄인 메모리 레이턴시가 결국 MPT 의해 증가해 버리는 것이다.

시스템 메이커 구현에서도 장점이 적다. CPU와 i810의 통합으로 모처럼 원칩으로 감소했는데, MPT가 있기 때문에 결국 Timna가 되어도 칩 수는 변하지 않는다. 게다가 RDRAM → SDRAM 변환 MTH의 회수 소동으로 된장을 찍어 버리고 있다. 메이커의 심정으로 안심하고 채용하기 어려운 것이다. 또한 MTH 문제가 없으면 Timna은 이미 출시 됐을 것이고, 모처럼의 연말 판매 경쟁의 기회를 놓치고 말았다. 이러한 상황에서는 Intel이 Timna에 전략적인 가격을 매겨도 채용이 단번에 진행될 것으로는 생각되지 않는다.

 

 

   

 

Timna Implementation

　하지만, Intel도 언제 까지나 Timna 디자인을 이대로 해 두지 않을 것이다. 유 수석 부사장은 Intel이 자체 개발한 새로운 그래픽 코어를 탑재한 Timna의 후속 버전을 개발하는 것을 인정하고 있다. 또한 유 씨는 내년 후반 이후 0.13μm 판 Pentium 4가 등장해도 완전히 CPU 코어가 세대 교체하는 것이 아니라 "Pentium III 계 핵심 제품 개발을 계속해 간다"고 발언 했다.

　Intel은 Timna를 개발 한 것으로, 저가형 시장을 통합 CPU에서 여는 방향을 보여 주었다. 그리고 Timna 칩 자체가 상상 이상으로 저비용 디자인이 다이 분야로 향하는 Intel의 진심도를 선명히 했다. Timna 패밀리가 앞으로도 발전을 계속한다면, 예를 들면 더 광대역 저가 메모리 인터페이스 탑재나, 0.13μm의 이행에 따른 저가화가 생각된다. Intel이 Timna에 진심이라면 미래 밸류 PC용 CPU가 모두 통합 CPU가 되거나 PC 가전 시장이 열리는 같은 전개도 있을 것이다.

 

www.youtube.com/watch?v=UROVoautAyM

인텔 810 칩셋 내장 그래픽 성능 참고!!

 

2000년 8월 25일 기사.  

 

원래는 팀나는 2000년이나 늦어도 2001년에 나와야 할 제품이지만 (MMX 펜티엄 노트북판 틸라무크, 펜티엄M 베니어스/도선/요나 및 콘로로 많이 알려진 코어 마이크로 아키텍처(콘로/메롬/켄츠필드/울프데일/요크필드 등) 그리고 샌디브릿지/아이비브릿지를 개발한 이스라일 팀이 개발한 제품), 그래픽을 통합한 만큼 메모리 성능을 내기 위해 당시 가장 빠른 RDRAM을 메모리로 쓰기 위해서 RDRAM 컨트롤러를 넣었는데, RDRAM 비용이 생각만큼 떨어지지 않으면서, 결국 SDRAM 변환 칩을 넣게 되고.. 그렇게 되면 결국 보드의 간소화나 비용절감이 도루묵이 되기 때문에 결국 최종 취소되며 이후로도 한동안 메모리 컨트롤러를 CPU 통합하지 않고 칩셋쪽에 위치. 이렇게 되면 칩셋만 바꾸면 메모리 지원을 할 수 있기 때문에...  칩셋에 위치하면 장점은 메모리 지원의 유연성, 단점은 메모리 성능과 그에 따른 CPU 성능의 저하. CPU에 위치하면  메모리 지원을 위해 CPU 메모리 컨트롤러 재설계와 CPU 소켓의 변경. CPU 소켓이 바뀌지 않고 지원할 수 있는 경우는 2가지 메모리가 공존할때 설계하면 양쪽을 염두에 두고 설계하기에 가능.

 

 

[고전 2000.02.15] Timna로 보이는 통합형 CPU를 채용한 마더보드를 세계 최초 공개

 

 

[분석정보] 그리고 CPU는 DRAM 다이도 통합

 

 

[정보분석] 2개의 CPU 개발팀이 경쟁하는 Intel의 사내 전략

 

 

[정보분석] Merom(메롬) 이후인 Nehalem(네할렘) 과 Gilo(길로)

 

 

[분석정보] ARM 코어의 다양한 라이센스 모델과 CPU코어의 설계 흐름

 

 

[고전 2001.08.10] Banias의 샘플은 내년 여름, 발표는 2003 봄?

 

 

[분석정보] 인텔이 목표하는 Nehalem 에서의 GPU와 CPU의 통합

 

 

[고전 1998/08/14] Intel, AMD, Cyrix, IDT의 차세대 MPU의 모습이 10월 13일에 밝혀진다

 

 

[고전 1996/09/27] 미국 Cirrus Logic, AGP 대응 3D 그래픽 칩을 발표

 

 

[고전 1998/10/09] AMD, Direct RDRAM 라이센스 취득

 

 

[고전 1998/08/14] Intel, AMD, Cyrix, IDT의 차세대 MPU의 모습이 10월 13일에 밝혀진다

 

 

[고전 1999.07.01] VIA가 Cyrix 인수로 정말 원했던 것은 무엇인가?