[분석정보] 차세대 CPU 힌트가 나왔다 IDF

 

Nehalem의 예고?로 엮인 연설

　차세대 CPU 마이크로 아키텍쳐 "Nehalem (네할렘)"이 시야에 들어왔다.

　미국 샌프란시스코에서 9월 26일 ~ 28일에 개최 된 "Intel Developer Forum (IDF) Fall 2006 '에서 디지털 엔터프라이즈의 키 노트 스피치에 선 Intel의 Patrick (Pat) P. Gelsinger (팻 · P · 겔싱어) 씨 (Senior Vice President and General Manager, Digital Enterprise Group)는 Nehalem 힌트를 살짝 보였다.

　Gelsinger 씨는 45nm 세대 CPU에 구현되는 50 명령에 이르는 대폭적인 명령 세트 확장 "SSE4"의 개요를 발표. 여기에 더해 스피치의 최후에는 "이것은 Fab에서 나온 차세대 제품이지만 ......" 이라고 의미있듯 실리콘 웨이퍼를 꺼냈다.

　청중에게, 여기서 Nehalem에 대해 말할 것으로 기대한 Gelsinger 씨는, 그러나 "이것에 대해서는 봄에 다시 말하고 싶다고 생각. 그럼 일하러 돌아가야 해서" 라고 웃으며 안쪽에 틀어박혀 버렸다. 마치 영화의 라스트에 차기작으로의 연결을 삽입하듯이 연출했다.

　Intel 서버 및 데스크톱에 도입한 새로운 CPU 마이크로 아키텍쳐 "Core Microarchitecture (Core MA) '는 원래 Intel 이스라엘 디자인 센터에서 Mobility Group 용으로 개발된 것. 대조적으로, Gelsinger 씨는 Pentium III 나 Pentium 4를 개발한 Intel의 오리건 디자인 센터를 이끌고 있었다. 오리건는 Core MA의 다음에 오는 Nehalem를 개발하고 Gelsinger 씨로 자신의 슬하에서 디자인 된 Nehalem을 어필하고 싶을 것이다.

　Gelsinger 씨는 지난 3월 IDF Spring에도 "다음 다음 마이크로 아키텍처 (Nehalem을 가리킨다)는 향후 여러 번 IDF에서 밝힐 것"이라고 말하고 있어 이번 Nehalem에 대해 무엇 하나를 말하는 것으로 기대되고 있었다. 하지만 이번에는 명령어 세트 확장의 이야기에만 머물렀다.

　또한 새로운 명령어 세트를 구현하는 첫 번째 CPU도 Core MA의 확장판인 'Penryn (펜린) "이 되는지, Nehalem이 되는지는 명확 하기는 커녕, Intel 자신에게도 혼란이 있다. 명령어 세트가 구현되는 시기는 Intel이 낸 보도 자료에서 내년 (2007 년)되어, 그 경우는 시기적으로는 Penryn된다. 그러나, Intel이 내놓은 백서는 2008년이 되고, 그 경우는 Nehalem이 된다. 마이크로 아키텍처의 업데이트를 감안할 때 후자일 가능성이 더 높다.

 

명령어 세트를 계속해서 확장하는 것을 강조

　명령어 세트 확장에 대해 Gelsinger 씨는 우선 "RISC (Reduced Instruction Set Computer) 대 CISC (Complex Instruction Set Computer) 논쟁 '에 내리 설명했다. '90 년경에 x86 같은 CISC 명령어 세트에 대해 MIPS 나 SPARC 과 같은 RISC 명령어 세트를 무시하고 아키텍처 논쟁이 이루어졌다. "RISC처럼 명령어 세트를 최소화 할 것인가, CISC처럼 명령어 세트를 확장해야하는지 논의가 있었다"고 Gelsinger 씨는 말한다.

　아래는 당시의 논쟁을 다룬 업계지 "Microprocessor ​​Report"기사를 나타낸 슬라이드 다. 아래 사진의 오른쪽이 젊은날의 Gelsinger 씨, 사진의 왼쪽이 RISC의 발안자의 한 사람 John Hennesy (존 헤네시) 씨 (현 스탠포드 대학 프레지던트).

 

젊은날의 Gelsinger 씨 (오른쪽)와 John Hennesy (존 헤네시) 씨 (왼쪽)

 

 

ISA 발전의 역사

 

　Gelsinger 씨는 이전 인터뷰에서 요즘 Hennesy 씨와의 면담을 다음과 같이 말한 적이있다.

　"486 방출 직전 나는 스탠포드 대학의 학생 (Gelsinger 씨는 Intel에서 일하면서 스탠포드 대학에 다니던)으로 John Hennesy 씨에게 사사했다. 그때 Hennesy 씨는 x86에서는 2 CPI (Clock per Instruction 명령처리를 위해 필요한 클럭) 이하로는 절대 할 수 없다고 했다. 그런데 그 때 이미 486 아키텍트 (설계자) 였기 때문에 486이 1.8 CPI를 달성 할 것을 알고 있었다 (웃음) " ( IPC 하고는 반대 개념 입니다. CPI가 1이 되면 IPC 가 1이 되고 CPI가 0.5가 되면 IPC는 2가 되는 것이죠. CPI는 낮을 수록 좋은 거죠. CPI 1.8이면 IPC 0.55555..... 가 되겠죠. 즉 IPC 0.5이상으로 늘릴수 없다는걸 0.5555로 늘림)

　당시는 명령어 세트를 억제하고 명령 포맷을 단순화 한 RISC 아니면 향후 실적을 올리고 계속할 수 없다는 논조가 지배적이었다. 그러나 결과를 보면, Intel 아키텍처는 진화를 계속해 명령어 세트를 확장하면서 성공해 온것이 Gelsinger 씨의 견해다. 즉, Intel은 명령어 세트를 단순화한 RISC의 이념을 부정 앞으로도 명령어 세트를 풍부하게 하는 것을 계속할 것으로 다시 선언한 셈이다.

 

다양한 워크로드가 출현

 

 

 

차세대 CPU 백서를 발표

 

 

 

새로운 명령어 세트

 

 

 

 

매우 많은 새로운 명령어 세트

 

　명령어 세트의 핵심은 컴파일러에 의해 자동 벡터화를 위한 명령군으로, CPU의 데이터 수준 병렬화를 높이기 위한 것이다. 그 외, 내적 (dot product) 명령처럼 게임기용 CPU의 확장 명령어에 흔히 볼 수 있는 명령도 포함된다. 반면에, 문자열 명령의 확장 등 CISC 형의 복잡한 것도 포함된다.

　Gelsinger 씨는 새로운 명령에 대해 "2 년간의 마이크로 아키텍처의 주기에서 차세대 명령어 세트를 45nm 전용의 제품으로 발표 할 예정이다. 백서를 내는 것으로, 50 명령을 향후 2년간 확산" 하면 45nm 세대 CPU에 구현하는 것을 제시했다.

　명령어 세트를 더 복잡하게 하는 Intel의 방향은 x86 계 CPU의 최대의 과제인 명령 디코더 부분이 향후 CPU에서 강화될 것을 암시하고 있다. Core MA의 약점은 명령의 프리 디코드와 디코드에 있고, 명령 디코더도 복잡한 명령어를 디코딩 할 수 있는 것은 1 유닛 밖에 없다. 디코더 구조를 강화하고, 트레이스 캐쉬를 도입하는 등 방향을 생각할 수 있다.

 

제품 및 기술 홍보에 초점을 맞춘 연설

　이번 IDF는 메인이 되는 키 노트 스피치 내용은 좋게 말하면 스파르타, 나쁘게 말하면 놀이가 없이 단조로운. 놀이적인 요소는 최대한 배제하고 최대한 제품 홍보에 집중한 이벤트였다. Gelsinger의 기조 연설도 그선으로 기술에 발을 디디는 것보다, 제품과 기술의 어필에 초점을 맞췄다.

　제품의 성능과 장점을 이해하기 쉬운 차트에서 느끼는 만큼 강조했다. 단상에는 IBM, Hewlett-Packard (HP), SAP, Adob​​e Systems 같은 업계의 유력 파트너 간부 손님을 부르고 그들로 부터도 Intel의 새로운 라인업과 기술을 이야기 한다. 과거 IDF에서 PC 패션쇼를 열었던 Gelsinger 씨는 생각되지 않는, 직구 승부로 활활 공격적 연설이었다. 시작 부분에서 설명한 명령어 세트와 같은 미래 기술의 이야기는 실제로 키 노트의 극히 일부로 연설의 대부분은 자사 제품과 기술의 어필이 대부분을 차지했다.

　또한 AMD에 대해 과도한 정도의 대결 자세를 보였다. 무대에 Intel과 AMD의 제품을 정렬 성능과 소비 전력을 측정하여 Intel의 우위를 시현. 또한 성능 차트에서도 AMD와 비교를 보였다. 라이벌을 우아하게 무시하는 여유는 더 이상 느껴지지 않는다. 그만큼 Intel은 AMD에 잠식된 현상에 위기감을 안고 심각하게 싸우고 있는 것을 어필 할 필요를 느끼고 있다는 것을 인식하게 해줬다.

　또한 Gelsinger 씨는 자신의 제품을 말할 때 성능만 비교는 피하고 반드시 성능 / 소비 전력을 세트로 어필했다. Intel은 성능 / 소비 전력에 주력하고 있는지 인식할 수 있는 자세다.

　"'70 년대는 혁신의 시대, '80 년대는 확장의 시대, '90 년대는 생산의 시대, 그리고 오늘은 효율성의 시대다"

　연설의 시작 부분에서 Gelsinger 씨는 이렇게 선언했다. 성능 효율에서 Intel이 리더가된다는 전략을 부각했다.

 

제품의 성능을 강하게 어필

　연설은 스테이지에서 올해가 되고 나서 투입한 엄청난 제품군의 실리콘 웨이퍼를 나란히하며 시작했다. 제품의 물량을 우선 어필하고 거기에서 성능에 들어간다는 도입이다.

 

 

2006년 투입 Intel 제품군

 

 

 

많은 실리콘 웨이퍼를 정렬 강연하는 Gelsinger 씨

　아래는 각 제품의 성능과 효율성을 나타내는 슬라이드다. 모두 싱글 코어 NetBurst (Pentium 4) 아키텍처 CPU와 비교 마이크로 아키텍처의 업데이트와 듀얼 코어화 성능이 약진한 것으로 나타났다. 그러나 Gelsinger 씨는 CPU의 코어 마이크로 아키텍처의 차이는 거의 언급하지 않았다. 오리건에서 개발한 NetBurst 아키텍처의 "Xeon 7100 (Tulsa : 툴사)"도 공존하고 있기 때문으로 보인다.

　슬라이드는 다음과 같이 "자신대비"성능과 효율성을 나타냈다. Core MA의 Xeon 5100 (Woodcrest : 우드크레스트) 시리즈는 싱글 코어 Xeon에서 성능 3배, 성능 / 소비 전력이 3.5배 올라간다. 마지막 NetBurst인 Xeon 7100 시리즈는 성능 2배 성능 / 소비 전력이 3배. 최초의 쿼드 코어인 "Clovertown (클로버타운)"이 성능 4.5배 이상 성능 / 소비 전력이 4배 이상. 듀얼 코어 "Itanium 2 (Montecito : 몬테시토) 9000" 시리즈가 성능 2배 성능 / 소비 전력은 2.5배.

 

Core 2 Duo와 Pentium 4의 성능 비교

 

 

Xeon 5100과 같은 5000 비교. 성능 / 전력에서는 싱글 코어 Xeon의 3.5 배

 

 

Xeon 7100 시리즈 개요

 

 

 

4 코어 Clevertown에서는 4.5 배의 성능에

 

 

 

Itanium 2 9000 시리즈의 성능 / 전력은 2.5 배

　성능은 또한 듀얼 코어의 Woodcrest와 AMD의 Opteron과 비교 시현을 공개했다. 비교 대상을 애매하게 하지 않고 AMD Opteron임을 명시 블루 (Intel) 대 그린 (AMD) 화면을 나란히 벤치 마크를 달리게 했다. 또한 전력계도 나란히 성능과 전력의 어디에서도 능가하는 것을 어필했다.

　또 이 시스템의 CPU를 쿼드 코어 Clovertown로 교체하여 더욱 데모. 쿼드 코어 출시에 선행하여 성능 우위를 결정하는 것을 말했다. "경쟁자가 첫 번째 (쿼드 코어) 장치를 꺼내기 전에 (쿼드 코어) 100 만개를 낼 것"이라는 것이 Intel의 쿼드코어 선수 전략이다.

 

Woodcrest (Xeon 5100)와 Opteron 비교 데모

 

 

 

Woodcrest를 4 코어 Clevertown로 바꾸어 시위. 작업 관리자의 코어 수가 증가하고 있다

 

 

4 코어의 성능 비교

 

SPARC을 Itanium 2로 에뮬레이트

　Gelsinger 씨는 키 노트에서 새로운 CPU와 플랫폼의 기능적 확장도 어필했다.

　클라이언트는 발표 된지 얼마 안된 vPro Technology를 설명했다. 가상 머신 기능의  파티셔닝을 사용한 보다 강력한 보안 등을 시현했다.

 

vPro Technology 기반의 플랫폼

 

 

2006 년 vPro Technology의 장점

 

 

vPro Technology의 보안 데모

 

 

히타치 제작소의 Itanium 2 9000 탑재 블레이드 서버의 가상 머신을 사용한 구성도

 

　또한 서버는 Itanium 2 9000 시리즈 서버 가상화 데모가 행해졌다. 데모로 사용된 것은 히타치 블레이드 서버로 하이퍼 바이저 Hitachi Virtualization Monitor에서 가상 머신을 시작했다. 이 데모의 하이라이트는 가상 머신에서 Transitive 사의 동적 변환 소프트웨어 "QuickTransit"를 사용하여 SPARC를 에뮬레이트 한것. SPARC 네이티브 바이너리를 QuickTransit 의해 IA-64 코드로 실시간으로 변환하여 실행했다. Intel은 "가장 고성능 SPARC 시스템은 Itanium 플랫폼"이라고 선언했다.

　QuickTransit에서는 코드 변환시에 변환한 후 IA-64 코드를 캐시. 자주 사용하는 핫 코드를 감지하면 해당 코드에 더욱 최적화를 건다. IA-64는 VLIW 형 명령어 세트 아키텍처이기 때문에 컴파일러 소프트웨어 스케줄링 고속화가 가능하다. 따라서 코드 변환은 Transitive 기술처럼 잘 최적화하면 성능이 내기 쉽다. 그 장점을 살린 데모였다.

 

코 프로세서 전략도 밝혔다 Intel

　또한 Intel은 응용 프로그램 가속기 (보조 프로세서)에 대해 유연하게 대응해 나가는 것도 분명히 했다. 이것도 AMD의 코 프로세서 구상 "Torrenza (토렌자)"에 대항하는 형태가 된다. 이를 위해 PCI Express 확장 코드 명 "Geneseo"을 IBM과 함께 추진한다. AMD는 PCI Express뿐만 아니라 HyperTransport를 코 프로세서 연결에 사용하려고 하고 있지만, Intel은 PCI Express에 초점을 맞춘다.

 

증가하는 특정 애플리케이션 가속

 

 

Intel의 CPU와 코 프로세서의 연결 그림

 

 

FPGA 벤더에 FSB를 라이센스

 

　또한 Intel은 CPU의 FSB (Front Side Bus)도 FPGA (Field Programmable Gate Array) 업체 XILINX과 ALTERA에 라이센스하는 것도 발표했다. AMD도 이미 Torrenza의 일환으로 FSB로 있던 Coherent HyperTransport의 라이센스를 진행하고 있으며, AMD CPU 소켓에 장착 할 수있는 '소켓 필러 "유형의 보조 프로세서도 추진하고 있다. Intel도 FPGA를 사용한 가속기 내용은 이러한 방향을 생각하고 있다.

　이번 IDF에서 Gelsinger 씨의 기조는 자사의 제품 및 기술 우위의 어필과 그 뒷면의 대 AMD에 집중했다. AMD에 대한 구멍을 코 프로세서에 이르기까지 매운다는 매우 밀도가 높은 내용이었다. 한편, 순수 기술 비전 제시는 명령어 세트의 확장 정도로 얇다. 보다 실전적인, 연설이었다고 말할 수 있다.

 

 

2006년 10월 2일 기사 입니다.

 

 

[분석정보] x86에서의 탈피를 도모 Intel의 새로운 로드맵

 

 

[고전 2002.10.04] Pentium 8 후보 Nehalem 아키텍처

 

 

[고전 1997.10.31] Intel과 DEC 전격 제휴 MPU의 판도가 바뀐다