[분석정보] 연내에 투입되어 45nm에서 보급을 노리는 Inte의 쿼드코어

 

쿼드코어로의 전환을 서두르는 Intel

 Intel은 쿼드코어 CPU로 급격히 이동을 시작한다. 미국 샌프란시스코에서 개최되는 개발자 컨퍼런스 "Intel Developer Forum (IDF) Fall 2006" 에서는 Intel은 쿼드 코어를 강하게 내세웠다.

 최초의 쿼드 코어 데스크톱 용 "Kentsfield (켄츠필드)" 와, 듀얼 프로세서 서버 전용의 "Clovertown (클로버타운)"은 2006년 11월에 등장. 그 후, Kentsfield의 ​​염가판과 Clovertown의 저전압판이 이어진다. 또한 45nm 공정으로 제조하는 차세대 CPU 군에서는 쿼드 코어가 중심으로 앉히는 것도 밝혔다.

 아래는 IDF에서의 프레스 브리핑에서 공개된 쿼드 코어 로드맵이다.

 

 

데스크톱 용 Dual / Quad 코어 CPU 로드맵

 

 

 

서버 플랫폼 로드맵

 

 하늘색이 쿼드 코어 또는 쿼드 이상의 코어 CPU, 진파랑이 듀얼 코어 CPU가 된다. 이 그림에서 보여지는 Intel의 방향성은 명확하다. 싱글 코어에서 듀얼 코어로 이행한 것처럼 다음은 듀얼 코어에서 쿼드 코어로 이행한다. 현재의 65nm가 듀얼 코어 공정이라면 다음의 45nm는 쿼드 코어 공정이 된다.

 "65nm는 비용 효과로 듀얼 코어를 가능하게 하고, 쿼드 코어가 시작되었다. 마찬가지로 45nm 이후의 공정에서는 쿼드 코어의 제조 비용이 감소" 라고 Intel의 Stephen L. Smith 씨 (Corporate Vice President, Director of Group Operations, Digital Enterprise Group, Intel)는 설명한다.

 반도체의 스케일링에 의해 1 공정 세대 미세화하면 같은 크기의 칩에 2배의 트랜지스터를 탑재 가능하게 된다. 따라서 65nm에서 45nm에서 CPU 코어 수를 2배로 늘리는 것은 반도체면에서 보면 자연스러운 흐름이다.

 45nm 공정은 Intel은 Core Microarchitecture의 발전판인 "Penryn (펜린)" 과 오리건에서 개발하고 있는 새로운 마이크로 아키텍쳐 "Nehalem (네할렘)"의 2 패밀리를 투입한다.

 "45nm 공정은 적어도 15의 (CPU 제품) 설계가 현재 진행되고 있다. 때가 되면 성능 지향 설계의 대부분은 쿼드 코어를 염두에 두고있다"고 Smith 씨는 설명한다.

 

 

45nm 세대에서는 15 모델의 CPU를 투입한다

 

 

45nm 공정에서는 쿼드 코어가 메인으로?

 물론 45nm에서 모두 쿼드 코어가되는 것은 아니고, 듀얼 코어와 쿼드 코어가 공존한다. 현재 싱글 코어와 듀얼 코어가 공존하고 있는 것과 같다. 그러나 플래그쉽 CPU는 쿼드 코어로 옮겨가는 것은 확실하다.

 아래는 IDF의 기술 세션에서 데스크탑 프로세서 로드맵 발표다.

 

쿼드 코어 로드맵

 

 

65nm 세대에서는 "듀얼 코어 및 쿼드 코어"로 듀얼 코어가 우선되어 있던 것이, 45nm 세대에서는 "쿼드 코어 및 듀얼 코어"로 역전되어 있다. 적어도 데스크탑에 관해서는 쿼드 코어의 비율을 상당한 기세로 늘리는 것은 틀림 없다. 현재의 65nm 판 Core Microarchitecture가 듀얼 코어를 기반으로 하는 것 처럼, 45nm 세대의 아키텍처는 쿼드 코어가 기본이되는 것 같다.

 이것은 반대로 공정이 미세화되도 Intel이 CPU 코어 자체는 비대화 시키지 않는 것을 보여준다. CPU 코어를 크게하면 1 칩에 실리는 CPU 코어 수가 줄어든다. CPU 코어의 확장과 CPU 코어 수의 증가는 트레이드 오프의 관계에 있다. Intel은 차세대 마이크로 아키텍처에서도, CPU 코어 자체의 확장은 적당히 멈추고, CPU 코어 수를 늘리는 쪽으로 주력하게 될 것 같다.

 

 그것은 CPU 코어의 확장에 의한 명령 수준의 병렬성 "ILP (Instruction-Level Parallelism)"의 추구와 멀티코어화에 의한 쓰레드 수준의 병렬성"TLP (Thread-Level Parallelism)」의 추구에서, TLP로 무게추가 쏠리는 것을 의미한다. 다만 Intel은 ILP 향상도 추구하는 것을 명확히 말하고 있다.

Intel에 있어서 적당한 멀티 다이 쿼드 코어

 무엇보다, Intel의 65nm 공정의 쿼드코어는 컴퓨터적인 의미에서 쿼드 코어는 아니다. 2 개의 "Core 2 Duo (Conroe : 콘로)"의 다이 (반도체 본체)를 하나의 패키지에 담은 멀티 칩 구성이다.

 반도체으로 쿼드 코어지만, 다이 레벨에서 보면 듀얼 코어를 2개 동일한 FSB (Front Side Bus)에 올린 것이다. 현재 65nm 판 Pentium D (Presler : 프레슬러)와 같은 멀티 칩 패키지 기술을 사용하는 제품이다. (이전 90나노 듀얼코어 펜티엄 D 스미스필드는 1다이 제품. 다만 최초부터 1다이 2코어로 (콘로처럼 2코어 공유L2캐쉬 등) 설계된게 아니기 때문에, 다이만 1다이 일뿐, 동작 구조상 2다이 MCM  프레슬러와 다를바는 없음. 쉽게 말하면 웨이퍼에서 1코어마다 잘라서 1코어 펜티엄4 CPU가 되는 것을 2코어마다 잘라서 듀얼코어로 구성한 것. 딱히 장점이 없음. 그래서 이후에 2다이 듀얼코어 펜티엄D를 출시. 듀얼코어 기준으로 볼때 펜티엄D 같은 형태가 급조된 형태라고 하면, 콘로는 완벽하게 듀얼코어로서 개발 된 것이고, AMD Athlon x2는 최소한으로 적게 손대서 듀얼로 만든 것이라고 보면 됩니다. athlon x2의 경우는 L2가 공유가 아니죠. 쿼드 기준으로는 완벽한 듀얼코어를 2다이로 급조해서 켄츠필드, 완벽하게 4코어로서 개발된게 페넘1. 그런데 결국 사용자 레벨에서는 결국 성능이 중요. 공유L2던 아니던, MCM이던 아니던, L2 캐쉬가 있건 없건..L3까지 있건 없건간에.. 성능 좋은게 좋은 제품.)

 당연히, 스펙적으로는 Conroe의 2 배가 된다. CPU 코어는 4개로 4스레드 병렬, L2 캐시는 4MB의 공유 L2가 2 배로 총 8MB다. 2개의 다이 패키지에 동일한 FSB에 연결되어 있다.

 따라서 쿼드 코어라고 해도 1 다이에 4개의 CPU 코어를 통합하는 이른바 "일체형"설계와 비교하면 캐시 스눕과 캐시 간의 데이터 전송이 FSB를 경유하기 때문에 원리적으로는 (네이티브 4코어에 비해) 성능이 감소 된다. 그러나 그 반면 제조상의 이점이 있고, 그 때문에 신속하게 쿼드 코어를 제품화 가능하다고 Intel은 설명한다. (그런데 1년 늦게 출시된 네이티브 4코어 AMD 페넘보다 동클럭 성능(IPC)이 높고, 클럭도 뒤떨어지지 않음. 네이티브가 뛰어나다는 것은 같은 CPU 코어일 때 이야기. 코어 자체의 성능이 다르면 네이티브가 더 뛰어나다는 성립하지 않죠. 이건 코어수의 경우도 마찬가지구요. 코어자체 성능이 낮은게 여러개 있어봐야 소수의 고성능 코어를 이긴다는 보장이 없습니다.)

 

 

최초의 쿼드 코어 CPU는 2006 연내에 등장

 

 제조에 유리한 것은 수율이 오르는 것이다. 일반적으로 칩 다이에서 이중화 되지 않은 영역에 결함이 있으면 제품으로 사용할 수 없다. 따라서 다이가 커지면 커질수록 제품의 수율은 저하된다. 쿼드 코어의 경우 듀얼 코어에 비해 원리적으로 2배의 다이 면적으로, 수율이 악​​화된다.

 그러나 Intel 방식의 멀티 칩 모듈의 경우 개별 CPU의 다이는 작기 때문에 수율은 보통의 듀얼 코어 CPU와 동일하다. 양품 다이를 2개 조합해서 쿼드 코어를 만들기 때문에 높은 수율을 유지하며 쿼드 코어화를 도모 할 수 있다. 또, 다이 수준에서는 듀얼 코어와 쿼드 코어의 차이는 없으므로 동일한 웨이퍼에서 제조 할 수있다.

 "(멀티 다이에 의해) 수율은 20% 올라, Intel의 경우에는 생산 비용은 적어도 10%는 줄일 수 있다"(Smith 씨).

 이에 대한 AMD는 일체화 설계의 쿼드 코어를 2007년 중반에 투입한다. 이것이 Intel과 AMD의 쿼드 코어의 가장 큰 차이점이다.

 그렇다고 하지만, Intel도 원래부터 멀티 칩 모듈을 통한 쿼드 코어를 메인에 앉히는 것을 계획하고 있던 것은 아니다. 적어도 서버용으로는 일체형 설계 "Whitefield (화이트 필드)"를 개발했다. 그러나 인도에서 개발한 Whitefield가 늦고 늦어져 취소 된 것으로, 65nm 공정 세대의 쿼드 코어는 모두 멀티 다이형으로 된 것 같다.

 "일체형 쿼드 코어 설계는 45nm 세대를 예상하고 있다"고 Smith 씨는 말한다.

 

Kentsfield는 2 브랜드로 나뉜다

 데스크탑용 쿼드 코어 Kentsfield는 2개의 SKU (Stock Keeping Unit = 상품)로 등장한다.

 하나는 11월에 등장하는 매니아를 위한 하이 엔드 제품 "Core 2 Extreme Edition (XE)"라인. 쿼드 코어 Core 2 XE는 2.66GHz에서 Processor ​​Number가 "QX6700"가 된다. 숫자 앞에 알파벳은 열 설계 범위를 나타내는 파워 클래스 (Power Class)로, X는 성능 지향임을 나타낸다. 이 X에 쿼드 코어를 나타내는 "Q"가 붙여졌다.

 Core 2 XE QX6700의 TDP는 130W로, 데스크탑의 상한이라 불리는 라인이다. FSB는 Core 2와 같은 1,066MHz에 패키지도 같은 LGA775 이다. 가격대도 현재의 Core 2 XE와 거의 동일하게 된다. 덧붙여서, 듀얼 코어의 Core 2 XE X6800 (2.93GHz)도 쿼드 코어와 함께 발매 된다.

 여기에 다시 2007년 전반기 이른 시기에 Intel은 성능 및 메인 스트림 세그먼트용 "약간 염가판"Kentsfield도 투입한다. 이것은 「Core 2 Quad」브랜드가 되고, 2.4GHz로 Processor ​​Number는 "Q6600"이 된다. 여기에서는 파워 클래스를 나타내는 E가 빠지고, 쿼드를 나타내는 Q 만 되는데, 그 이유는 모른다. TDP로는 그냥 쿼드 코어 Core 2 XE와 듀얼 코어 Core 2 (65W)의 중간 정도인 100W 전후가 된다고 한다.

 원래 Intel의 계획은 Kentsfield는 열성자 제품 라인 밖에 없었다. 그러나 IDF 전에 급거 퍼포먼스 범위로 확장 되었다.

 

3가지 TDP 범위로 등장하는 Clovertown

 서버에서는 DP 서버용의 Clovertown이 여러 SKU로 등장한다.

 우선, 11월에는 볼륨 서버용의 "Xeon E53xx "시리즈가 나온다. "Woodcrest (Xeon 5100)와 같은 80W에서 성능이 50% 오른다"고 Smith 씨는 장점을 강조한다. 참고로, Clovertown에서 서버 CPU의 Processor ​​Number에 파워 클래스가 붙게 된다. E53xx 시리즈는 1.6 ~ 2.33GHz에서 상위 모델이 FSB 1,333MHz, 하위가 FSB 1,066MHz가 될 전망이다.

 또한 동일한 Clovertown에서 더 높은 TDP에서 고성능 SKU가 있다. 이쪽은 파워 클래스 X가 붙여져 먼저 2.66GHz의 Xeon X5355이 등장한다. TDP는 120W 범위로 FSB는 1,333MHz FSB가 된다.

 또한 Intel은 Clovertown의 저전력 Clovertown LV도 투입한다. 파워 클래스는 L로 Xeon L5310된다. TDP 50W로 주로 데이터 센터 등 서버 밀도가 요구되는 마켓이다. 클럭은 1.6GHz로 억제되어 있고, 1,066MHz FSB.

 

 

DP 서버 / 워크 스테이션 쿼드 코어 CPU

 

 

MP 서버용 Tigerton은 2007년 3분기에 등장

 그 후, I​​ntel은 멀티 프로세서 (MP) 서버용 CPU에도 쿼드 코어를 넓힌다. 2007년 3분기에는 MP 용 쿼드코어 "Tigerton (타이거톤)"이 등장한다. MP용 쿼드화가 지연되는 것은 칩셋 개발 때문이다.

 

 

MP 서버 분야에도 쿼드 코어 CPU가 투입된다

 

 Intel 칩셋의 FSB는 현재 전송 속도에서는 버스 당 3로드 즉 2개의 CPU 다이까지 밖에 연결할 수 없다. 따라서 멀티 칩 모듈의 쿼드 코어 CPU의 경우, 하나의 FSB에 1 패키지 밖에 연결할 수 없다. 칩셋과 CPU 사이를 포인트 투 포인트로 접속할 필요가 있는 것이다. 포인트 투 포인트 FSB라면, 패키지 내에서 FSB가 분기되어도 연결이 가능하다.

 그런데 현재의 MP 칩셋 "Intel E8500 / E8501 (Twin Castle : 트윈 캐슬)"에서는 두개의 FSB에 각각 2 CPU / 2로드를 연결하여 4 CPU 구성을 실현하는 토폴로지가 된다. 따라서 멀티 칩 모듈 형에서는 4 CPU 구성을 취할 수 없다.

 그래서 Intel은 Tigerton을 위한 새로운 칩셋 "Clarksboro (클락스보로)"를 개발하고 있다. 이 새로운 칩셋은 4개의 FSB (Front Side Bus)를 갖춰 CPU와 칩셋을 점 대 점 접속한다. MP 용 쿼드 코어는 Clarksboro 기반 Caneland (케인랜드) 플랫폼에서 지원된다. 실제로는, 1개의 MCH에(노스브릿지) 4개의 FSB를 구현하는 것은 매우 어렵기 때문에 2개의 MCH를 광대역 포트에 접속, MCH 2 개로 4 FSB를 실현할 가능성이 있다.

 또한 Intel은 Clarksboro에는 CPU의 캐시 스눕를 필터링해서, 스눕 트래픽을 줄이는 스눕 필터링 기능을 넣는다. Clarksboro는 64MB 분량의 CPU측의 캐싱 트랙이 있는것 같다. 이것은 Tigerton 후의 MP 서버용 CPU에 1CPU 당 16MB의 캐시가 탑재되는 것을 시사하고 있다.

 참고로, 스눕 필터링 기능 자체는 DP 워크스테이션 용 "Greencreek (그린크릭) "칩셋에서 구현되어 있다. Greencreek는 16MB까지의 캐시를 커버 할 수있다. Greencreek 스눕 필터는 약 1,300 만 트랜지스터 분을 차지하고 있어 상당히 비용이 높다.

 Intel 쿼드 코어 전략의 전체를 바라보면, Intel이 서버뿐만 아니라 데스크탑에서도 쿼드 코어로의 이동을 진지하게 생각하고 있는 것을 알 수 있다. 65nm 버전의 쿼드 코어는 멀티 다이의 시간을 우선한 설계지만, 45nm 세대가 되면 설계적으로도, 물량으로도 쿼드 코어화가 본격화 되어 가는 것이다.

2006년 9월 29일

 

[분석정보] 오텔리니 CEO 기조 연설 쿼드 코어의 Core 2 Extreme 은 11월에 등장

 

 

[분석정보] 2008년 중에 95%를 듀얼 코어로 하는 Intel CPU로드맵의 비밀

 

 

페넘 x4 벤치마크

 

 

[정보분석] Penryn의 1.5 배 CPU 코어를 가지는 차세대 CPU "Nehalem"

 

 

[정보분석] 2년 주기로 아키텍처를 쇄신하는 Intel

 

 

[고전 2001.02.07] 인텔 폴락의 법칙이 등장 Intel 겔싱어 CTO의 ISSCC 강연

 

 

[분석정보] 폴락의 법칙을 깨뜨리기 위한 멀티 코어

 

 

[아키텍처] 폴락의 법칙에 찢어지고 취소된 테하스(Tejas)

 

 

[고전 2003.10.18] 모든 CPU는 멀티 스레드로, 명확하게 된 CPU의 방향

 

 

[분석정보] 계층화가 Nehalem MA의 특징

 

 

[분석정보] 왜 인텔은 샌디브릿지에 AVX를 구현하는가?

 

 

[아키텍처] 정수 연산 성능을 희생해서 효율성을 거둔 AMD의 "Bulldozer"

 

 

[분석정보] 인텔의 대항에 직면한 AMD의 서버 로드맵

 

 

[분석정보] Pat Gelsinger 부사장 기조 강연 리포트 새 로드맵과 코드 네임 다수 등장

 

 

[벤치리뷰] 184달러 코어2 쿼드 Q8400

 

 

[벤치리뷰] 저렴한 울프데일 E7200 리뷰