tware 리뷰/벤치마크/뉴스

5년마다 새로운 Fab을 필요로 하는 AMD 샌더스 전 CEO (2000 년) 　"Real men have fabs (진정한 남자라면 Fab을 갖는다.)"　이것은 AMD의 전 CEO였던 Jerry Sanders (제리 샌더스) 씨가 말했다 전해지는 유명한 대사. AMD는 웨이퍼 Fab을 가지는 반도체 메이커로서 살아 왔으며, 그것은 AMD의 경쟁력의 근간이 되고 있다. 그리고 AMD는 이제 새로운 "Fab 36"을 시작해 생산 능력을 강화한다. 2008년 최대 연간 1억 개의 CPU 제조 용량을 실현한다. 이것은 PC 시장의 50% 점유율을 의미하는 용량이다.　AMD에 있어서 제조 능력의 증강은 가장 중요한 과제이다. Intel 대해 경쟁에 불리한 입장에 처해있는 큰 원인 중 하나가, 제조 용량의 부족 ..

Pentium M 때와 크게 다른 Core Microarchitecture 기술 공개 Intel은 미국 샌프란시스코에서 개최한 기술 컨퍼런스 "Intel Developer Forum (IDF)"에서 차세대 CPU 마이크로 아키텍쳐 "Core Microarchitecture (코어 마이크로 아키텍처) "의 개요를 밝혔다. IDF의 1일째 (3월 7일)는 대략적인 모습이 밝혀졌을 뿐이었지만, 2일째와 3일째의 기술 세션에서는 어느 정도 깊이있는 정보가 공개되었다. 대부분 기술 개요를 분명히 하지 않았던 이전 Pentium M (Banias) 아키텍처 때와는 상당히 태도에 차이가 있다. 새로 명확해진 정보를 기반으로 먼저 파이프 라인의 개요를 정리해 보고 싶다. 아울러, 지금까지 보고 했던 과실을 정정하고 싶..

세션에서 다른 다이어그램 Intel이 차세대 CPU 마이크로 아키텍처 "Core Microarchitecture"의 개요를 공식적으로 밝혔다. 아래가 Intel에서 정식으로 공개된 Core Microarchitecture의 블록 다이어그램 그림이다. 연산 유닛 배열에는 ALU 군이 3그룹과 로딩이 1, 스토어 유닛이 1의 합계 5 그룹이 나란히있다. 연산계 유닛은 3유닛 각각이 정수 연산 스칼라와 MMX / SSE 유닛을 포함, 부동 소수점 연산은 더하기 (FAdd)와 곱셈 (FMul)이 각각 다른 명령 발행 포트에 배치되어 있다. 분기는 왼쪽 첫번째의 유닛에만 구현되어 있다. Core Architecture Block Diagram 사실 이 그림은 7일 기사에서 보인 것과 구성이 다르다. 7일 기사에서..

IDF Spring 2006 전날 보고서 기간 : 3월 7일 ~ 9일 (현지 시간) 장소 : 미국 San Francisco Moscone Center West Intel이 개발자에 개최하는 IDF (Intel Developer Forum)가 현지 시간 7일부터 개최된다. 이번 테마는 "Power-Optimized Platforms" 이것은 "신 아키텍처"라 불리는 차세대 마이크로 아키텍처가 이번 IDF의 메인 화제가 되는 것을 의미한다. 지난 IDF 에서 개요가 알려진 "신 아키텍처"의 명칭 등과 함께 구체적인 정보가 공개될 예정이다. IDF가 열리는 미국 샌프란시스코의 Moscone Convention Center West Hall Intel 사의 시니어 펠로우이며 CTO (Chief Technolog..

IDF Spring 2006 전날 보고서 기간 : 3월 7일 ~ 9일 장소 : 미국 San Francisco Moscone Center West 의외로 심플한 Conroe의 실행 유닛 구성 Intel의 기술 컨퍼런스 "Intel Developer Forum (IDF) Spring 2006"이 드디어 미국 시간 7일 부터 막을 올린다. 전날인 3월 6일에는, 보도 관계자용 R & D 세션이 열려, 또 IDF의 프레젠테이션의 일부도 공개되었다. 프레젠테이션 속에서는 차세대 CPU "Conroe (콘로)"의 대략적인 블록 ​​다이어그램도 밝혀졌다. 아래가 Conroe의 구성이다. 7일에는 자세하게 밝혀지므로 자세한 설명은 생략하지만, 한눈에 실행 유닛의 배열은 NetBurst 비교해서 그다지 강회되지 않은 것..

Intel 모바일 사업부 부사장 가디 싱어 (Gadi Singer) 씨 2005년 8월 IDF에서 Intel은 HandTop 이라는 새로운 플랫폼을 제안했다. 이 HandTop 현재는 "Ultra Mobile PC (UMPC)"로 현재 계획이 진행되고 있다고 한다. 이 때문에 Intel은 저전력 플랫폼 개발을 Low Power Intel Archtecture & Technology Group (이하 LPIA 라한다)을 설립했다. 이번 Intel의 모바일 사업부 부사장이며, LPIA의 General Manager인 가디 싱어 씨를 취재했다. 싱어는 이전에, XScale을 담당했던 적도있다. 인터뷰는 UMPC의 설명에서 시작되었다. UMPC는 현재 노트북 PC와 휴대폰과 스마트 폰 사이에 위치하는 장치이다...

Conroe는 Core 브랜드로 등장 Intel의 차세대 데스크톱 CPU "Conroe (콘로)"는 최고 2.66GHz로 2006년 3분기에 등장하고 Core 브랜드로, E6000 시리즈 프로세서 넘버가 붙는다. 또한 Pentium / Core 브랜드의 듀얼코어 전환을 가속화 하고 2006년 4분기에는 70%를 듀얼코어로 가지고 간다. 현행 아키텍처의 65nm 버전 듀얼코어 Pentium D (Presler : 프레슬러)를 Conroe에 앞세워 보급시킨다. 한편, 칩셋은 Intel 96x 계 (Broadwater : 브로드워터)의 출시를 3 분기로 지연, Conroe의 투입과 동기화 시킨다. 디지털 홈 플랫폼 'Viiv (East Folk : 이스트 포크)'도 Conroe / Intel 965와 동기화 ..

향후 2 ~ 3 세대에 걸쳐 CPU 코어 수를 배로 AMD의 혁신 우선 순위 목록 AMD의 차세대 CPU 아키텍처 "K9"는 취소되고 "K10"도 처음 예상보다 뒤로 늦어졌다. CPU 코어의 향상되는 내용은 AM​​D가 2005년 11월 Analyst Day에서 보인, 2008년까지 혁신 우선 순위 목록 (개발 중요도 목록)에도 나오지 않는 상황이다. 따라서 AMD의 CPU 코어 아키텍처의 동향은 이해하기 어렵다. 그만큼 아직 K10이 흔들리고 있을지도 모른다. 현재 CPU 업계의 기술 트렌드는 몇 가지 중요한 점이있다. 가장 논란이 되고 있는 것은, 멀티 스레드 성능을 중시하는가, 단일 스레드 성능을 중시 하는가? 멀티 스레드 성능을 중시한다면, 코어별로 복잡하지 않고 다이 (반도체 본체) 면적을 작게..

45nm 153Mbit SRAM 미국 Intel 은 25 일 (현지 시간), 45nm 공정을 이용한 세계 최초의 SRAM 칩 제조에 성공 했다고 발표했다. 향후 개발 / 평가를 계속해 2007 년 하반기에 CPU에 응용시킬 전망. 이번에 시작한 것은 셀 크기 0.346 제곱μm, 다이 사이즈 119 제곱mm, 용량 153Mbit의 SRAM 칩.다이 사이즈 110 제곱 mm, 70Mbit였던 65nm의 시작품에서 거의 같은 크기에 배의 용량을 실현. 또한, 65nm 제품과 비교하여 트랜지스터의 스위칭 속도를 20 % 향상시키면서, 누설 전류는 80 %,트랜지스터 스위칭 전력은 30 % 감소했다. 이 SRAM 칩에 PROM이나, 레지스터 파일, I / O 회로, PLL / Clock 등을 부가 한 셔틀 테스..

Intel과 마찬가지로 크게 바뀐 AMD의 CPU 개발주기 Intel의 차세대 CPU 아키텍처 개발은 멀티 코어로 중심을 옮긴 것으로 크게 바뀌었다. 마찬가지로, AMD의 CPU 아키텍처 개발도 지난 몇 년 동안 크게 변화하고 있다. AMD는 2003 년경 까지는 2 ~ 3 년 주기로 새로운 CPU 코어 아키텍쳐를 투입 할 계획에 있었다. 예를 들어, 2002년 6월 AMD의 수석 부사장인 Dirk Meyer (더크 메이어) 씨 (현재 President & COO ), Microprocessor ​​Solutions Sector)는 K8의 다음은 질문에 대해 "일반적으로 말하면, 메이저 CPU는 2년마다 투입한다. 우리도 라이벌도 마찬가지이며, 이러한 추세는 계속 될 것 "이라고 대답했다. 하지만 지금은..