[분석정보] IDF 13 IDF에서 Intel이 14nm 공정 세대 Broadwell 을 공개

 

14nm 공정의 전쟁에 대비하는 Intel

　새로운 공정 기술의 첫시작은 Intel 조차도 공정의 이행은 살얼음을 밟는 것 같은 생각이라고 업계 관계자는 말한다. 1 세대마다 새로운 공정의 기술적 장애물은 높아져 2년마다 이행 속도를 지키는 것은 매우 어려워지고 있다. 특히 처음 FinFET 3D 트랜지스터 (Intel의 명칭은 TriGate)를 도입한 22nm 공정의 첫 시작 기간은 사내에서도 꽤 안절부절했다고 한다. 결과적으로, 22nm 공정은 제품 출하를 보면 대성공으로 아마 수율도 매우 높은 것으로 보인다.

 

32nm planar 형과 22nm 트라이 게이트 트랜지스터

 

 

Intel 기술 로드맵

　22nm 공정이 대성공이었던 것은 Intel의 인사를 봐도 알 수 있다. Intel이 새로운 CEO로 선택한 것은 Intel에서 제조를 담당해 왔던 Brian Krzanich 씨였다. 제조밭의 인물을 톱으로 자리 잡은 인사는 Intel의 제조가 FinFET 시대가 되어도 잘하고 있다는 증거이다. 또한 반대로 말하면 그만큼 반도체 제조가 어렵고 중요해지고 있는 것도 나타내고 있다.

　그래서 Intel은 이번 개발 컨퍼런스 "Intel Developer Forum"(IDF)에서는 다음 14nm 공정이 잘 있는지 보여줄 필요가 있었다. FinFET 2 세대 14nm 공정은 Intel에 있어서 타사를 분리하는 열쇠가 되고있다.

　파운드리 업체인 TSMC와 GLOBALFOUNDRIES는 현재 제품을 출하하고 있는 첨단 공정은 평면 2D 트랜지스터의 28nm 공정. 다음의 20nm가 일어서고 있지만, 제품은 드디어 시장에 나오려고 하고 있는 중이다. 그리고 파운드리의 20nm은 아직 FinFET 트랜지스터가 아니다.

 

Intel과 파운드리 프로세스 로드맵

　파운드리 공정의 FinFET 기간은 1년 후 16/14nm 공정에서다. 16/14nm 공정은 백 엔드 20nm 세대와 공통화를 추진하고 트랜지스터를 FinFET 으로 전환한 것이 된다. Intel 공정은 성능 튜닝에 특화하고 있어 파운드리 공정과 비교하면 게이트 피치는 컸다. 따라서 파운드리 측은 20nm 백엔드를 사용해도, 16/14nm 공정으로 Intel의 14nm 상응 된다고 하고 있다. 즉, 지금은 Intel이 공정 기술에서 독주 상태이지만, 14nm 세대에서는 타사가 필사적으로 따라 잡으려 하고 있다. 그래서 14nm은 빠르게 시작하여 우위를 계속 유지할 필요가 있다.

 

Broadwell-Y는 Haswell-Y보다 30% 전력을 절감

　Intel은 이번 IDF에서 14nm 세대의 PC 용 CPU "Broadwell"(브로드웰)의 라이브 데모를 실시했다. 14nm 공정의 시작이 순조로워 2014 년에 출하 가능하다고 나타내는 의미가 있다. 그리고 Intel은 14nm로 더욱 성능 / 효율성을 개선 할 수있는 것도 보여 주었다.

　IDF는 먼저 CEO의 Brian Krzanich 씨가 Broadwell을 소개. 그것도 Broadwell 테스트 보드가 아닌 Broadwell을 포함하는 Ultrabook이 Windows 8을 실행하고있는 모습을 보였다. Broadwell이 완벽하게 작동하는 상태에서 시스템에 통합 하는 단계에 있다고 보여 주었다.

 

세계 최초의 14nm SoC

 

 

Broadwell을 소개하는 CEO의 Brian Krzanich 씨

　Krzanich 씨는 태블릿 스타일까지 커버하는 저전력 Y 프로세서 제품군 Broadwell-Y에 더 작은 패키지를 도입하는 것을 발표했다. Broadwell-Y에 Haswell-Y와 핀 호환 24 × 40mm 패키지로 제공 할뿐만 아니라, 공간 절약형 패키지 (16.5 × 30mm?)도 제공한다.

　실제로 현재 Haswell-Y 패키지와 Broadwell-Y 새로운 패키지가 나타났다. 이에 따르면 패키지 및 다이의 배치는 아래와 같이된다. CPU의 다이 아래에 배치되어 있는 것은, I / O를 정리한 PCH (Platform Controller Hub) 칩 다이이다. 2 칩을 정리한 MCM (Multi-Chip Module) 형태로하여 Intel은 SoC (System on a Chip)라고 부르고 있다.

 

Broadwell-Y와 Haswell-Y

 

 

 

양자를 소개하는 Kirk Skaugen 씨

　또한 Kirk Skaugen 씨 (Senior Vice President, General Manager, PC Client Group, Intel)가 Broadwell-Y 프로세서를 해설. Broadwell-Y는 Haswell-Y에 대해 같은 성능시 약 30% 소비 전력을 떨어뜨릴 수 있는 것을, CPU 부하가 높은 CINEBENCH 데모로 시현했다. 이 데모에서는 아키텍처가 Haswell과 크게 다르지 않은 Broadwell이 14nm 공정의 이행에 의해 활성화시의 전력 절감을 달성할 수 있는 것으로 나타났다.

 

 

 

Broadwell-Y 소비 전력 데모

　Skaugen 씨는 이 데모는 아직 Broadwell-Y 성능 튜닝을 실시하기 전의 것이라고 설명했다. 향후 수개월에 걸쳐 튜닝을 행해, 한층 더 성능 / 전력을 향상시킬 것을 제안했다.

Broadwell의 전력 절감은 다이 축소에 충분하지는 않다.

 

 

　이번 IDF에서 Broadwell-Y에 Intel이 강조한는 팬리스 시스템을 일반화 한다. 냉각에서 가장 문제가 되는 것은 단위면적 당의 전력 소비 지표인 전력 밀도이다. 팬리스 시스템을 용이하게 하기 위해서는 일반적으로 전력 밀도를 떨어 뜨려야한다. 그러나 역설적으로 공정을 미세화시켜 다이를 작게 할수록 전력 밀도는 높아진다.

　이론적으로는 트랜지스터가 1 세대 미세화 하면 게이트 자체가 소형화하는 용량은 약 70%로 감소한다. 그러나 게이트 면적은 약 50%로 감소하기 때문에 동일한 전압으로 구동하면 전력 밀도가 올라 버린다. 전압을 80%대로 낮추게 되면 좋겠지만 지금은 그렇게 낮출 수 없다. 따라서 미세화와 함께 전력 밀도가 올라 동일한 다이 크기의 칩은 전력이 올라 버린다.

　사실 Skaugen 씨가 보였던 Haswell-Y에서 Broadwell-Y 전력이 70% 절감된다는 숫자는 크게 말하면 캐패시턴스 감소분에 불과하다. 만약 FinFET 화에서 캐패시턴스를 순조롭게 감소시킬 수 있게 했다면 70%의 감소는 당연하다는 것이다. 옛날의 CMOS 스케일링의 법칙에서 보면 70%는 놀라운 숫자가 전혀 아니다.

　그리고 Haswell에서 Broadwell에서 같은 성능의 CPU의 다이 면적이 50%로 축소한다면, 70%의 전력 절감은 부족하다. 50%의 크기 축소에 대해 70%의 전력 절감은 전력 밀도의 상승을 불러 일으켜 팬리스 화는 반대로 어렵게 되어 버린다.

　그러면 실제 Broadwell의 다이는 어떤가? IDF에서 공개된 Y 프로세서의 다이는 단변이 6.2mm 전후, 장변이 13.4mm 전후. 다이 사이즈는 계산상 83 제곱 mm 정도가 된다. 이것을, Haswell 패밀리 다이와 비교하면 아래와 같이된다. 오른쪽이 Broadwell-Y이다.

 

Haswell 패밀리 레이아웃

　Broadwell-Y 다이를 Haswell-Y 2 +2 구성의 다이에 비해 다이 면적의 축소 비율은 64% 전후가 된다. 이 축소율에 전력 절감이 70%라는 비율은 아직 부족하다. 전체 칩의 TDP는 낮출 수 있지만, 피크시의 전력 밀도는 올라 버린다. 향후 튜닝으로 더 인하해도 엇비슷한 것이 고작일 것이다(가장 온도가 높은 곳이). 그렇게 되면, 전력 밀도는 떨어지지 않기 때문에, 팬리스 화는 설계 지침 등에 의해 행해 나가게 된다.

 

FinFET에서도 다크 실리콘의 속박에서 벗어날 수 없다

　Broadwell-Y 보이는 다이의 축소와 전력 저감 비율의 불균형에 의한 전력 밀도의 상승은 현재의 CPU가 공통적으로 안고있는 문제다. 전형적인 다크 실리콘 (전력이 감소 할 수 없기 때문에 다이에서 켤 수없는 지역이 늘어난다) 문제로 FinFET 화 해도 이 문제에서 벗어날 수 없는 상황이 보여졌다.

　다크 실리콘 문제를 해결하는 방법은 여럿 있지만, 가장 쉬운 것은 CPU 다이에 CPU 코어 이외의 유닛을 더 싣는 것. CPU가 작동하고 있을 때에,별로 전력을 소모하지 않는 장치를 늘리면 다이 전체의 전력 밀도는 떨어진다. 다이에 열이 집중되는 핫스팟이 되는 것의 (열을)어느 정도는 분산 할 수있다.

　미세화 Broadwell에서 최고의 큰 다이는 이 방향을 강화할 필요가 있다. Intel CPU의 경우 캐시 SRAM과 GPU 코어 및 비디오 프로세서가 가장 증가하기 쉬운 부분이다. CPU 코어와 GPU 코어가 각각 상대의 부하가 낮을 때 동작한다면, 일정한 TDP (Thermal Design Power : 열 설계 전력)와 일정한 전력 밀도의 범위 내에서 가동할 수  있기 때문이다.

　이미 Intel CPU에도 GT3 구성의 GPU 코어를 탑재한 칩은 CPU 코어의 크기보다 GPU & 비디오 코어의 크기가 더 커지고 있다. Broadwell 다음 14nm의 Sky Lake (스카이 레이크)에서도 같은 경향이 계속 될 것이다.

 

 

die size 이행도

　14nm 공정의 실제 제품을 보여줄 수 있는 Intel 이지만, 실은, 14nm 공정 자체에 대해서는 되도록 침묵하고 있다. 이번 IDF에서는 지난해 (2012년)의 IDF 때와 같은 공정 기술 세션이 아닌 14nm의 기술적인 내용에 대해서는 거의 밝히지 않았다. 학회에서의 발표도 거의 실시하지 않았다.

　Intel은 FinFET에서 선행되는 22nm 공정에서 정보를 인색하게 하고 있다. 그만큼 FinFET에 대한 리드를 지키는 것에 필사적이다. 14nm 공정이 경쟁하는 의미로 중대 국면 공정이라 할수 있다. 반격을 도모하는 파운드리 회사를 이 세대도 갈라 놓을 수 있다면, Intel의 장점은 더욱 강화된다.

 

 

2013년 9월 17일 기사 입니다.

 

 

[분석정보] IDF13 San Francisco에서 보는 2014년의 서버용 프로세서

 

 

[분석정보] IDF 13 인텔 2014년 14nm 제조 SoC 및 22nm 스마트폰 용 SoC 등을 소개

 

 

[분석정보] IDF 13 Windows 8.1, Android, Chrome OS 대응 제품 발표

 

 

[분석정보] IDF 2013 베이징 Intel 프로세서에서 가능한 것은 Windows 만이 아니다

 

 

[분석정보] CPU, GPU 성능이 현격한 차이로 향상된 Bay Trail

 

 

[분석정보] Intel, 3차원 트라이 게이트 트랜지스터 제조 기술을 확립

 

 

[분석정보] Intel, 30nm 트라이 게이트 트랜지스터가 개발 단계에

 

 

[고전 2001.11.27] 인텔 테라 헤르쯔 트랜지스터 기술 발표

 

 

[고전 2002.09.19] Intel, 3 차원 구조의 "트라이 게이트 트랜지스터 ' 발표

 

 

[분석정보] 모바일 SoC에서 다크 실리콘의 속박