[분석정보] 반도체 제조사는 팹리스화로 진행

 

반도체 제조가 보다 위험한 사업이 되었다

　AMD는 실리콘 제조 Fab을 스핀 오프해 팹리스 비즈니스 모델로 전환한다. 이것은 반도체 업계의 큰 트렌드를 상징하고 있다. 그것은 반도체 제조의 분업화이다.

　반도체 제조 업체는 자사 Fab을 가지는 IDM (독립 반도체 메이커)과 자사 Fab이 없는 팹리스로 양분되어 있다. AMD의 설립자이자 CEO였던 WJ (Jerry) Sanders, III (제리 샌더스) 씨 (현 명예 회장 : Chairman Emeritus)의 유명한 대사 "Real men have fabs (진정한 남자라면 Fab을 갖는다)"에 나타나 있듯이, 지금까지, IDM이 본격적인 반도체 업체로, 팹리스는 반쪽 같은 이미지가 있었다.

　하지만 지금은 업계에 지각 변동이 일어나고 있다. AMD뿐만 아니라 여러 IDM이 로직 반도체 제조에서 탈락해 가고있다. 일례로 소니 & 소니 컴퓨터 엔터테인먼트 (SCE)는 당초 Cell Broadband Engine (Cell BE) 등 게임 기용의 최신 칩을 제조하는 첨단 Fab을 자사에서 보유하는 전략을 세우고 있었다. 부가가치가 높은 새로운 게임기용 칩을 제조하는 것으로 Fab의 감가 상각을 진행 후는 시든 공정에서 다른 제품을 만든다는 모델이었다. 하지만 현재 소니 그룹은 전략을 전환하여 첨단 공정으로 제조하는 Cell BE는 외부에 의존 정책으로 변화하고 있다.

　이 추세가 계속되면 결국 반도체 산업은 칩을 설계 · 판매하는 팹리스 업체와 칩을 제조하는 파운드리로 완전히 양분되게 되어 버릴지도 모른다. 자사에서 설계에서 제조까지 하는 제조업체는 더 소수가 되고, 최후는 Intel과 같은 매우 큰손만 남게 될지도 모른다.

 

AMD의 재구성

 

급격하게 증가하는 공정 개발과 Fab 건설의 비용

　왜 그런 변화가 일어나고 있는 것인가. 그 이유는 반도체 Fab의 건조 및 공정 기술 개발 비용이 증가하고 있기 때문이다. 이러한 비용은 앞으로도 점점 늘어나는 경향이 있다. 따라서 반도체 투자 규모가 큰 위험이 많은 사업이 되고 있다.

　원래 반도체 사업은 투자가 극히 크고 위험이 컸다. 그러나 IDM으로 자사의 제품을 제조하는 경우 성공하면 리턴도 크다. 제품이 성공해 판매되는 경우 제조량이 증가하고 Fab 이 회전되고 Fab의 감가 상각이 진행되어, 결과적으로 이익이 커지기 때문이다. 반면 제품이 실패하면 제조량도 줄어들고 Fab이 놀아버려, Fab의 감가 상각이 막혀 이익이 줄어든다. 맞으면 크지만, 실패하면 상처도 깊은 것이 IDM 모델이다.

　그리고 현재의 문제는 이러한 위험이 점점 커지고 있는 것이다. IDM 방식은 투자 규모가 크고 위험이 거대하기 때문에 점점 맞지 않는 모델이 되고 있다. IDM은 위험을 짊어지고 Fab에 엄청난 투자를 유지할 것인가? 제조는 파운드리 (Foundry)에 위탁하는가? 그 양자 택일을 강요 당하고 있다. 결과적으로 팹리스와 파운드리라는 조합이 지배적으로 될 가능성이 나오고 있다.

　x86 CPU의 좁은 세계에서만 보면 AMD의 팹리스로의 이행은 Intel과의 경쟁에서 패배 Fab을 매각하도록 느껴질지도 모른다. 그러나 반도체 업계 전체의 동향에서 보면 다른 뷰가 떠올라 온다. 로직 IDM의 반도체 제조에서 탈피는 세계적인 기류이며, AMD는 그 안에 있다고 할 수있다. 반도체 산업의 구조적인 변화의 일례가 AMD가 되는 것이다.

 

2세대마다 Fab은 1.5 배, 공정 개발은 2배의 비용 증가

　구조적인 변화를 일으킬 정도의 Fab 건설 및 공정 개발 비용의 증대. 구체적으로는 어느 정도 증대하고 있는 것인가? 이것에 대해서는, AMD가 구체적인 숫자를 나타내고있다. AMD는 지난달 개최한 애널리스트 대상 컨퍼런스 "2008 Financial Analyst Day"에서 회사에서 분사 칩 제조 벤처"The Foundry Company (가칭)"의 배경으로 Fab 건설 및 공정 개발 비용에 대해 설명했다.

　첫째, 첨단 공정 개발 비용은 90 ~ 65nm 공정이 3.1 ~ 4억 달러였던 것에 비해 45 ~ 32nm 공정에서는 6 ~ 9억 달러로 증가하고, 22 ~ 12nm 공정이 되면 13억 달러로 부풀어 오른다고 한다. AMD는 애널리스트의 예측 수치를 인용하고 있지만, 이것은 AMD의 인식이라고 생각하고 좋은 것 같다. 공정 개발에 대해서는 45 ~ 32nm에서는 곤란한 90 ~ 65nm의 2배의 비용, 22 ~ 12nm에서는 3 ~ 4배의 비용이 된다.

(1달러 1000원 환산시 10억 달러는 1조)

　이전에는 첨단 Fab의 건조에는 20억 달러가 소요 된다고 했다. 하지만 AMD에 의하면, 300mm 웨이퍼 Fab 90 ~ 65nm 공정의 경우 지금은 25 ~ 30 억 달러가 소요 된다고 한다. 또한 45 ~ 32nm 공정은 35 ~ 40억 달러로, 22 ~ 12nm 공정은 45 ~ 60억 달러 ($ 3.5-$ 6B)으로 부풀어 오르는. 즉, Fab의 건조 비용은 얼마전 20억 달러 시대의 2 배가 되고 있다.

　공정 개발 비용은 2 세대마다 배로 증가 추세, Fab 건설 비용은 2 세대마다 1.5 배 정도 씩 증가한다. 숫자 자체에 대해서는 다른 예측도 논의가 있을 것이다. 그러나 Fab 및 공정 기술의 비용이 급증하고 있다는 점은 업계의 일반적인 인식이라고 생각된다. 실제로 Intel 관계자도 Fab 및 공정 개발 비용의 급증이 가장 큰 문제라고 말하고 있었다. 그리고 이 급속도의 부담 증가는 반도체 제조 업체를 무겁게 누르고 있다.

 

증가하는 비용과 복잡함

 

 

기술 리더십의 로드맵

 

CMOS 스케일링이 원자의 벽에 부딪치는

　공정 개발 비용이 증가하는 이유는 "새로운 재료와 새로운 노광 기술이 요구되기 때문에"라고 AMD의 Doug Grose 씨 (Senior Vice President, Manufacturing & Supply Chain Management / Incoming CEO of The Foundry Company)는 설명 . 더 덧붙이면, 트랜지스터나 배선 층의 구조에도 새로운 기술이 필요하다. 22 ~ 12nm 공정 세대에서는 트랜지스터 구조에 근본적인 새로운 기술이 요구되기 시작한다. 평면 상에 구성된 "planar 형"의 트랜지스터를 입체적인 구조로 바꾸는 2D → 3D 변환이다. 채널 방향의 게이트를 입체적으로 하면 누설 전류를 크게 줄일 수 있지만, 그러한 변화는 트랜지스터의 근본적인 개혁을 의미한다. 개발 비용이 뛰는 것은 이러한 혁신이 필요하기 때문이다.

　130nm 공정까지 이런 고생은 상대적으로 적었다. CMOS 반도체 소자는 무어의 법칙의 경험칙에 따라 각 요소를 축소하면 일정한 속도로 동일한 면적에 실리는 장치 집적도가 2 배가 되었다. 새로운 재료와 기술은 대부분의 경우 필요 없었다.

　그리고 장치의 크기가 작을수록 구동 전압 및 게이트 산화물 두께 등의 요소도 스케일 다운하는 CMOS 스케일링이 실현 되었다. 무어의 법칙은 칩의 기능을 증대하고 비용을 낮출뿐만 아니라 CMOS 스케일링은 칩이 빠르게 저전력이 되었다. 그것도 혁신적인 재료와 기술을 투입하지 않고 이루어졌다.

　하지만 현재는 이러한 도식은 맞지 않는다. CMOS 스케일링이 둔화, 장치는 고속으로 쓰이지 않고 소비 전력도 내리지 않게 되었다. 가장 큰 원인은 트랜지스터의 게이트 누설 전류 (Leakage)이 급증했기 때문으로, 현재는 장치의 크기를 스케일 다운 할 때마다 다이 면적당 "(Power Density) 전력밀도" 가 극적으로 오르게 되어 버리고 있다.

 

공정 세대마다 개혁이 필요한 현재 CMOS

　누설 전류가 증가한 이유는 트랜지스터가 너무 작아 원자 수준까지 도달 했기 때문이다. IBM은 이러한 경향을 "원자론적 양자 역학적 한계에 접근했다"고 표현했다. 현재 트랜지스터는 게이트 절연막이 5 ~ 6 원자 분 정도의 두께 밖에없고, 양자 터널 효과로 누설 전류가 발생해 버린다. 또한 두께의 차이에 의한 국소적인 누설 전류의 증가도 크다. 따라서 전력 소비를 줄이면서 성능을 높이는 것이 매우 어려워졌다. 아래는 IBM이 2006년 8월 프로세서 컨퍼런스 "HotChips 18" 키 노트에서 보여준 공정 기술 트렌드의 슬라이드다.

 

무어의 법칙

 

 

 

고전적인 CMOS 스케일링

 

 

 

고전적인 스케일링이 끊긴 것은 원자 크기가 변하지 않기 때문에

 

 

소비 전력 절벽

　이런 상황에서 칩의 성능 향상은 더이상 CMOS 스케일링에 의존 할 수 없다는 것이 반도체 업계의 공통적인 인식이 되고 있다. 2000년대 초까지 반도체 칩은 혁신적인 혁신이 없어도 CMOS 스케일링의 효과만으로 자동으로 성능이 향상했다. 하지만 지금은 공정 세대마다 기술 혁신을 추가하지 않으면 성능 향상은 얻을 수 없다.

　예를 들면, AMD에 대해 말하면, 45nm 공정에서 가공 폭을 좁히기 위해 "액침 노광"을 도입했다. 트랜지스터의 게이트 누설 전류를 낮추는 효과가 큰 "High-k" 재료도 향후 도입 할 예정이다. 32nm에서는 배선 간의 절연막의 유전율 감소를 위해, 유전율이 가장 낮은 (비유전율 1) 최고의 절연체인 진공을 사용하는 "에어갭 (Airgap)"을 도입한다고 발표하고 있다 . 세대마다 비약적인 혁신을 도입해 공정 기술을 향상 시키려 하고있다. 또한 그 앞으로는 앞에서 언급한 입체 구조의 트랜지스터 등이 기대되고 있다.

　따라서, 공정 세대마다 기술 혁신이 필요한 상황에서 반도체 업체들은 공정 개발 협회를 결성하기 시작했다. AMD를 예로 들면, 처음에는 Motorola와 이후 IBM과 동맹을 결성했다. AMD가 참가하고 있는 IBM의 동맹은 업계 최강으로 불리고 있으며, 현재 9개사가 참가하고 있다. 연합하지 않으면 여기까지 증대한 개발 비용은 조달이 끊어져 없다고 모두가 생각하고 있다. 이렇게 생각하지 않는 소수의 예외 중 하나가 Intel이다.

 

지속적인 공동 개발

 

　또한 요구되는 기술 혁신은 반도체 기술뿐만 아니라 CPU 아키텍처, 시스템 아키텍처, 소프트웨어 계층까지 전체에 걸친다. 예를 들어, 지금 CPU가 매니코어 (스레드 병렬)와 데이터 병렬로 향해있는 것은 바로 이런 이유다. 그리고 소프트웨어 측의 프로그래밍 모델이 그것에 대응하려는 것도 흐름이 된다.

　즉, CMOS 스케일링이 벽에 부딪치고 반도체 기술에서 CPU 아키텍처, 소프트웨어 등 모든 측면에서 변화를 요구하고 그 같은 파도가 Fab 건설 및 공정 개발 비용의 상승이 되고, 반도체 산업 구조 자체를 뒤흔들기 시작했다. 그 파도를 정면으로 받은 것이 AMD이며, SCE의 Cell BE인 셈이다.

 

과거와 현재의 차이

 

비용 증가를 흡수하기 위해 Fab과 웨이퍼의 대형화로 향한다

　공정 개발 비용은 개발협회 화로 어느 정도 줄일 수 있지만 Fab 건설 비용은 그렇게는 가지 않는다. Fab의 비용이 상승되는 최대의 이유는 제조 장치의 비용이 상승 때문. 특히 노광계의 비용이 급증하고 있어, Fab을 압박하고 있다. 미래 트랜지스터의 입체화도 제조 공정에 큰 변화를 가져와 비용 증가를 일으킬 것이다.

　비용 증가는 반도체 메이커의 "판돈"을 인상할 뿐만 아니라 무어의 법칙을 흔들고 있다. 지금까지 웨이퍼당 비용이 거의 일정, 트랜지스터 수가 두배 증가하기 때문에 일정한 기능이나 성능의 칩 비용이 내려왔다. 그러나 초기 투자의 증대는 공정 세대의 이행에 따른 비용 절감도 둔화시킨다. 즉, 공정을 이행하고 칩 크기를 작게해도, 총 비용이 별로 내리지 않을 가능성이 나온다. 그렇게 되면, 미세화 하는 의미 자체가 얇아지고 만다.

　이 문제를 해결하기 위해 Intel 등 일부 기업이 추진하고 있는 것은, 웨이퍼 크기의 증가이다. 현재 300mm 웨이퍼를 450mm로 대형화해 1칩당 비용 증가를 억제한다. 1매의 웨이퍼를 크게하는 것으로 1칩당 비용을 낮추고 제조 장치의 비용 증가를 희석.

　또한 Fab의 규모도 크게하는 것으로, 총 비용의 절감을 도모한다. Intel 관계자는 "앞으로 메가 Fab 대신 기가 Fab" 이라고 말했다. Intel과 같은 대기업은 다수의 Fab을 운영하는 대신 약간의 거대한 Fab을 가지는 방향으로 전환하고 있다. 이러한 수단을 강구해도 비용 증가 흡수를 다 할 수 없으면 공정의 미세화로 비용을 절감하는 기존의 방식을 적용할 수 없게 된다.

 

비용의 증대로 팹리스 화를 강요당하는 IDM

　Fab과 웨이퍼의 대형화 추세 또한 Fab의 건조 비용을 증대하는 요인이다. Fab 자체의 규모가 커지면 채워야 하는 제조 용량이 늘어난다. 즉, 반도체 제조 업체의 경우는 내기의 단위가 커진다.

　Fab을 만드는 것 자체에 방대한 비용이 들고 더욱 첨단 공정을 유지하는 것도 비용이 든다. 이런 상황에서 AMD처럼 로직 공정의 자사 제조에서 탈락하는 IDM이 나오고 있다. "비용의 급증이 IDM에 팹리스 모델로의 전환을 강요하고 있다"고 AMD의 Doug Grose 씨는 11월 "2008 Financial Analyst Day"에서 설명했다.

　더 이상 반도체 Fab 비용은 많은 IDM에 있어서 조달 범위를 넘어 섰다. 그때문에 IDM의 다수는 팹리스로 옮기지 않으면 안되고 있다는 것이 AMD의 인식이다. 아래 슬라이드가 그러한 움직임을 보여준다. 앞으로도 이런 경향이 이어져, 자사 제조에서 탈락하는 IDM이 더 나올 것이라는 애널리스트의 예측을 인용하고 있다. 그대로 된다면 반도체 업계 모델의 재퍈성이 진행된다.

 

파운드리 이행의 확대

 

 

2008년 12월 9일 기사 입니다.

 

 

[분석정보] 20나노 공정부터 앞으로 무어의 법칙의 의미가 없어지나? ~ 트랜지스터당 비용 상승

 

 

[분석정보] AMD Fab 36의 위험과 기회

 

 

[분석정보] 메가화 노선을 유지하는 인텔과 팹리스를 목표한 AMD

 

 

[분석정보] 엘피다 메모리의 한계는 DRAM 종언의 상징?

 

 

[고전 2002.09.19] Intel, 3 차원 구조의 "트라이 게이트 트랜지스터 ' 발표

 

 

[고전 2001.11.27] 인텔 테라 헤르츠 트랜지스터 기술 발표

 

 

[분석정보] Intel, 3차원 트라이 게이트 트랜지스터 제조 기술을 확립

 

 

[분석정보] Intel, 30nm 트라이 게이트 트랜지스터가 개발 단계에

 

 

[고전 2001.01.17] 10GHz CPU를 실현하는 Intel 0.03μm 트랜지스터 기술

 

 

[고전 2001.01.11] Intel의 0.13μm 공정 P860/P1260에서 CPU는 어떻게 바뀌나

 

 

[정보분석] 인텔 45nm 공정 차세대 CPU Penryn(펜린) High-k 메탈게이트 성공

 

 

[분석정보] Intel, 45nm 공정의 153Mbit SRAM 제조 성공

 

 

[분석정보] Intel 22nm 공정에서 3D트랜지스터 기술을 채용

 

 

[분석정보] 반도체 공정 한눈에 알기 인텔의 14nm가 늦는 이유

 

 

[분석정보] Fab에서 예측하는 향후 인텔

 

 

[고전 1999.10.21] AMD 독일 드레스덴의 Fab30 개소식을 개최

 

 

[분석정보] 왜 NVIDIA의 Maxwell은 28nm이고 Apple의 A8은 20nm 공정인가

 

 

[고전 1997.10.31] Intel과 DEC 전격 제휴 MPU의 판도가 바뀐다