[고전 2001.07.31] 이번 전쟁은 I/O 버스 전쟁이다 드디어 격돌 Hyper Transport 대 3GIO

 

 

Platform Conference가 I / O 버스 전쟁의 자리에

　"I / O 버스 워의 시대가 왔다"

　7월 24 / 25일 미국 산호세에서 개최된 Platform Conference. 그 시작 부분의 키 노트 스피치에서 주최자 InQuest Market Research 사의 바트 마코마스 (Bert McComas) 설립자이자 주 애널리스트는 이렇게 선언했다. 그도 그럴 것이. 이번 Platform Conference 야말로 바로 그 I / O 버스 워의 무대였으니까.

　AMD가 개발한 차세대 I / O 표준 "HyperTransport"를 추대한 진영은 이번 Platform Conference를 컨소시엄 출범 장소로 꼽았다. 대립하는 Intel의 차세대 I / O 기술 "3GIO (third-generation I / O)"(PCI-Express) 의  개요가 발표되는 1개월 후인"Intel Developer Forum (IDF)". 그것을 선행하는 것이 목적이다.

　따라서 Platform Conference에는 HyperTransport의 가능성을 판별 하고자 하는 기업의 개발자가 모였다. HyperTransport가 어디까지 구체화 되고 있는지, 얼마나 찬동 기업을 모을 수 있는지, 그리고 3GIO에 정말 대항 할 수 있는지 보자는 것이다.

　결과는? 반은 성공 반은 그렇지 않다. HyperTransport는 어느 정도의 진전을 나타낼 수 있었지만, 아직 충분하다고는 말할 수 없다.

　HyperTransport와 3GIO는 완전히 구석에서 맞대고 싸울 규격이다. 모두 보드의 칩 간의 인터페이스가 메인의 용도로 대역으로 몇 GB / sec 클래스 (혹은 그 이상)를 노린다. PCI 처럼 여러 장치가 대역폭을 공유하는 버스 형 구조가 아닌 두 장치 간의 포인트 투 포인트로 연결하여 대역은 공유하지 않는 스위치 형 아키텍처를 가진다. HyperTransport는 신호선 각각 단방향으로 전송하는 유니 다이렉션이지만, 3GIO도 아마 같은 방식을 취한다. 모두 패킷 프로토콜. HyperTransport는 온보드뿐 아니라 커넥터에 의한 보드 간 연결이나 케이블을 통한 연결도 범위에 포함하지만 3GIO도 같은 범위를 커버 할 것으로 보인다. 즉, 양자는 거의 100% 중복, 양립하지 않으며, 격돌 필연의 표준인 것이다. 게다가 CPU 시장에서 라이벌인 AMD와 Intel이 각각 제안하고 있는 것이 대립을 결정적에 이르고 있다. 이번 I / O 버스 워는 CPU 전쟁의 연장에 있는 것이다.

 

직렬 버스와 좁은 인터페이스 버스의 차이

　HyperTransport와 3GIO는 포지셔닝 및 기술 진전 상황은 각각 다르다.

　첫째, 포지셔닝. HyperTransport는 앞으로 몇 년 PC / 서버의 대역폭 부족을 어떻게 든 하려는 위치에서 출발하고 있다. 대조적 3GIO는 미래에 광섬유도 시야에 넣고 향후 10년의 답변을 내자는 구상이다. 즉, 표준의 출발점이 조금 다르다. HyperTransport 쪽이 약간 가깝고, 3GIO 쪽이 약간 저쪽 (미래)으로 어긋나있다.

 

(요 근래의 SATA 익스프레스나, M.2 등에서.. 미래는 광섬유를 두고 있다고도 하죠. 저도 이부분은 몰랐는데.. PCI-E가 최초 도입부터 광통신을 염두에 뒀었네요.PCI-e 기반인 썬더볼트는 나올때 부터 광통신 얘기를 했었구요.)

　또한 말을 꺼낸 AMD에게는 HyperTransport는 차세대 CPU (Hammer 패밀리 AMD64)의 시스템 버스이기도 하다. 기술적인 흐름은 Alpha 프로세서의 온칩 라우터 구상에서 오고 있다. 그래서 HyperTransport 기술 숙성에 실패하면 Hammer 패밀리 일정까지 늦어져 버린다. 따라서 AMD는 HyperTransport는 혁신을 도모 하면서도 나름대로 온당한 구현을 탐구하게 된다. 즉, 3GIO 처럼 풀 직렬에서 10GHz 클래스의 전송과 모험은 생각하지 않는다. 대조적으로, Intel은 그러한 제약이 없는 만큼 더 급진적으로 근본부터 뒤집는 것을 생각하고 있다.

　기술도 그 부분은 잘 드러난다. HyperTransport는 물리적으로 상향 하향도 2 ~ 4 ~ 8 개의 신호선을 번들(묶음) 형태가 된다. 클럭 신호는 각각의 번들에 대해 준비한다. 16 개 또는 32 개의 구성은 해당 번들을 더욱 묶어 실현된다. 즉, HyperTransport 는 많아도 8bit 폭의 좁은 인터페이스 폭의 규격이다. 그 8 개에 클럭 신호가 발생하기 때문에 지금까지의 버스에 비해 고클럭화를 하기 쉽지만, 시리얼은 아니다.

　대조적 3GIO는 완전한 전체 직렬이다. 따라서 원칙적으로는 클럭 왜곡 등을 일절 고려하지 않아도 되는 만큼, 3GIO 쪽이 핀 당 전송 속도는 계속 증가 할 수있다. HyperTransport는 현재의 스펙으로는 최고가 800MHz의 DDR 전송으로 (1클럭에 두번 전송) 핀 당 전송 속도는 최대 1.6Gbit/sec 가 된다. 한편 3GIO는 시리얼로 최종적으로 10GHz 범위를 노리려 한다. 현실적으로는 처음에는 수 GHz 밖에 가지 않겠지만, 그래도 핀 당 전송 속도는 3GIO 의 것이 HyperTransport 보다 훨씬 위를 가는 것이다.

　다만 버스 대역폭이 된다면 이야기는 다르다. HyperTransport는 상한인 32 / 32 (상향 32 개 하향 32 개) 구성에서 1.6Gbit/sec 경우 12.8GB/sec (양방향) 까지 간다. 현실적인 라인의 16 / 16의 800Mbit/sec 에서 3.2GB/sec 이다. (실제 제품에서는 16+16 까지만 사용 됩니다. 최근에도 말이죠.)

　한편, 풀 시리얼이라면 10GHz 구동해도 대역은 이론상 약 1GB/sec (임베디드 클럭 대역이 깎이기 때문에 Byte = 8bit 라서 통상 10Gbit/s 면 1.25GB가 나와야 하지만, PCI-E는 8/10 인코딩으로 임베디드 클럭이므로 효율은 80% 즉 10Gbit/s = 1GB/s가 됩니다. 이 부분은 3.0에서 128/130 인코딩으로 바뀝니다. 98.4%의 효율.)에 불과하다. 그러나 향후 몇 년 동안 필요로하는 것은 1GB/sec 이상 1.x ~ 3GB/sec 클래스의 대역이다. 그러면 어떻게 하는가? Intel의 패트릭 겔싱어 부사장 겸 CTO (Intel Architecture Group)는 3GIO는 여러 싱글 링크를 묶어 대역폭을 실현하는 것을 밝히고있다. 예를 들어, 상향 8 개 하향 8 개 총 16 개의 싱글 링크를 묶어 3GHz로 구동하면 5GB/sec 정도는 가게 계산된다. 싱글 링크도 묶어 실제적인 대역폭을 제공 할 수 있다는 것이다. (실제로 각 1레인 (1배속) 안에  상향 하향 둘다 있기 때문에, 상향8개 하향8개가 아니고, 상하향 16개를 묶는 겁니다. 그래서 PCI-E 1.0 1.1 16배속 대역폭 설명에도 (인텔 문서)  양방향 동시 8GB/s, 단반향 4GB/s 라고 나옵니다. 1배속에 대한 내용도 마찬가지.. 단방향 250MB/s 라고 명시.)

 

장애물이 높은 직렬 버스

　하지만 전체 직렬 나름대로 장애물이 높다. 예를 들어, 좁은 인터페이스 폭의 병렬보다는 직렬 링크를 묶은 경우가 컨트롤 로직이 더 복잡하다는 지적이 있다. 또한 이번 Platform Conference에도 HyperTransport 진영측은 전체 직렬의 다양한 기술 장애물을 지적해 왔다.

　예를 들어, 일반적인 프린트 배선 기판인 "FR4" 에서는 고속 전송은 상당히 제한된다고 한다. 3GIO은 핀 당 전송 속도가 높은 사상이므로, 따라서 Intel이 말할 정도로 전송 속도가 높을 수 없을 것 이라고 본다. 그리고, 원리적 으로는 클럭이 높아지면 질수록 전송 거리가 제한된다.

　또한 직렬 버스에서는 임베디드 클럭 효율 (Embedded Clock Efficiency) 문제도 나온다는. 무슨 말 이냐면, 3GIO는 클럭을 데이터와 다른 신호 라인으로 보내는 것이 아니라 데이터 신호에 묻어 전송하는 방식을 취할 것으로 예상되고 있다. 하지만 AMD의 지적에 따르면 이 방식에서는 5 ~ 25 %의 데이터 전송이 임베디드 클럭으로 먹히게 된다. 또한 그 위에 컨트롤러 측은 클록 복구 메커니즘 (클럭 다중화와 다중화한 클럭 제거)에서 각각의 링크마다 상당한 실리콘이 필요 하다고 한다. 즉, 컨트롤러의 부담이 커진다는 것이다.

　이 부분의 기술 논쟁은 IDF 후 활발해지 겠지만, 원리적으로 말하면, HyperTransport 쪽이 가까운 솔루션으로 구현이 편하다. 3GIO 멀리까지 내다본 솔루션이지만 더 어렵다가 되는 것 같다.

동료 모집에 선행하는 HyperTransport

　다만, 현재 말한다면, 쟁점은 그런 곳에는 없다. 지금 중요한 것은 얼마나 빨리 시작되는지, 얼마나 동료를 모으냐다. 이것에 관해서는 선행한 HyperTransport 에 지금까지 이익이 있다. I / O 칩에 관해서는 이미 실제로 구현한 칩 (nForce)이 등장하기 시작했다. 또한 AMD는 CPU 인터페이스도 HyperTransport를 채용하기 때문에 칩셋 벤더는 빠짐없이 HyperTransport 지원 칩셋을 낼 태세다.

 

HyperTransport 공동 추진 각사

　또한 AMD는 HyperTransport 기술 컨소시엄을 결성해 동료 모집도 진행되고 있음을 보였다. 이 컨소시엄은 AMD의 공동 추진 업체로서 Cisco Systems, NVIDIA, Sun Microsystems, Transmeta, Apple, API NetWorks PMC-Sierra가 참가하고 있다. 정말 어떻게, Intel과 사이가 나쁘거나(경쟁관계) Intel과 무관한 곳만 모은 포진이지만, 현재 여기까지 동료 만들기가 된 점은 강력하다.

　이 가운데는 특히 네트워크 장비 가장 큰손인 Cisco Systems의 존재가 크게 보인다. Cisco가 그들의 장비의 칩간 연결에 HyperTransport를 사용하면 AMD 서버에서 Cisco 장비까지 CPU-칩셋-HyperTransport 케이블-Cisco 장치에서 원활하게 HyperTransport로 연결할 수 있다. 서버에 진출하고 있는 AMD 에게는 고마운 원군이다.

 

 

 

Cicso의 HyperTransport 구현 구상

 

 

Application for HyperTransport Technology

　그러나 Transmeta 등은 여기 밖에 갈 곳이 없어서 가담한 편이다. Crusoe 는 지금 사우스 브릿지 칩에 PCI 사우스를 사용하고 있으나 (Crusoe 노트북 PC는 Intel과 ALi의 사우스를 싣고있다) PCI 사우스는 쇠퇴의 방향에 있다. Transmeta 가 자사에서 사우스 브릿지를 내지 않는 이상 어떤 버스를 사용하지 않으면 안된다. 그렇다면 선택이 가장 많아 질 것 같은 HyperTransport 가 좋다는 판단일 것이다. 다른곳을 보면 NVIDIA는 칩셋 공급 업체로는 아직 신생이고, Sun과 Apple이 HyperTransport를 어떻게 사용할지는 아직 명확하지 않다.

　한편, PC 용 칩셋 벤더는 1개 회사도 들어가지 않았다. 이것은 Intel과의 알력을 두려워했는지, 경제적인 이유인지. 또는 VIA Technologies 처럼 Hammer 사이는 HyperTransport로 연결해도, 칩셋 간은 자체 인터페이스인 쪽도 있고, AMD의 의도대로 CPU에서 네트워크 칩까지 HyperTransport 가 통하는 인터페이스가 될지 여부는 아직 모른다. 어쨌든, 체면을 보는 한 컨소시엄을 설립은 꽤 진전이지만 아직 결정타는 되지 않은 것 같다 (양사 점유율이 8:2 정도이기 때문에 칩셋 회사가 AMD용 칩셋의 50%를 먹는것 보다 인텔용 칩셋에서 25%를 먹으면 2배 더 많이 파는 겁니다.).

　그 때 스펙에 관해서도 아직 개발중인. 예를 들어, 이번에는 HyperTransport 케이블 상자를 연결하는 시현을 보였다. 최대 6 피트에서 최대 800MT/sec 전송을 실현할 전망이라고 한다. 그러면 이제 커넥터와 케이블의 규격이 정해졌는가? 생각하면 아직도 앞으로 결정한다.

 

3GIO의 완성도는 어느 정도?

　그러면 이에 Intel 은 어떻게 맞서 오는가? 우선, 하나의 초점은 다음 달 나올 3GIO의 Preliminary Spec의 완성도와 현실화 하는데 걸리는 기간이다. Intel은 지금까지 3GIO를 OEM 제조 업체에 대해서 아직 스펙은 "0.5"정도의 단계로 외부에 낼 수 있는 단계는 아니라고 설명했다. 평가 스펙이 "0.7" 정도 IDF에서 나온다고 하면, 당연히 2002년 칩셋 (Brookdale-G (845G) 와 Tulloch (취소된 855칩셋)에 늦는다. 2003 년 칩셋이라는 것이된다. HyperTransport 비해 꽤 출발이 늦게 된다.

　따라서 Intel은 3GIO에 대해서 보다 미래까지 내다보는 규격인 것을 명확하게 보이고 또한 그룹 만들기도 더 견고해야 한다. 업계 대동 단결 같은 분위기를 고조 역시 "포스트 PCI는 3GIO 야" 라고 업계안에 인식시켜야 한다는 것이다.

　이 포스트 PCI 라는 부분은 HyperTransport 진영도 강하게 의식하고 있다. 따라서 Platform Conference에서 PCI를 어떻게 투명하게 통합 할 수 있는지를 강조했다. 예를 들어, PCI의 브리지 칩을 HyperTransport로 연결한 경우 해당 BIOS를 레이어로 행한다. 드라이버 소프트웨어 수준의 변경은 필요 없다. BIOS의 변경도 최소한으로 최대한의 상호 호환성을 확보하고 PCI와 HyperTransport에서 동일한 프로그래밍 모델을 실현한다고 한다. PCI 레거시를 완벽하게 통합하여 상위 I / O 표준으로 침투시키려는 자세 다.

　그러면, 포스트 PCI를 획득하는 것은 3GIO와 HyperTransport, 그 어느 쪽이 될 것이다.  (참고로 PCI 버스도, AGP 버스도 인텔이 만든 규격입니다. 현재 PC에서 쓰는 모든 것들은 (NLX/BTX/ATX (보드 규격, 파워규격, 케이스(샤시) 규격), EFI,USB,ACPI, SATA/AHCI 등등) 인텔이 혼자 만들고 공개한 것이던가, 인텔이 총대메고 만들며 각각의 분야마다 관련된 몇개 업체를 끌어들여서 만든 겁니다. 최초 PC는 IBM이 전체 구도를 만들었지만 (레거시 장치), 90년대 초중반 이후는 그 역할을 인텔이 하고 있습니다. 단순 CPU회사가 아닌 인텔이 스스로 말하는 플렛폼 회사인거죠. 이외에도 여러 제품들 개발하고 시장을 만들고도 있기도 하지만요. 똑같이 x86 CPU를 만드는 타사와 단순히 CPU시장 점유율의 차이가 핵심이 아닌, 이런 점들이 가장 큰 차이점이고 핵심이죠.)

 

2001년 7월 31일 기사 입니다.

 

 

[고전 1998.02.13] Intel에 의한 AGP 레퍼런스 "Intel 740"

 

 

[분석정보] 고속화와 함께 전력 절약에도 눈 돌리는 PCI Express 3.1

 

 

[분석정보] 시리얼이 되는 FSB와 메모리. CTO Gelsinger 인터뷰 2/2부

 

 

[고전 2002년 4월 18일] PCI-SIG가 3GIO의 정식 명칭을 PCI Express 로 결정

 

 

[고전 2001/03/02] Intel이 GHz급 차세대 고속 IO버스의 개발 의향을 표명

 

 

[고전 2002.09.27] 밝혀진 차세대 직렬 버스 "PCI Express" 사양

 

 

[고전 1998.11.30] VIA, Slot 1의 라이센스를 정식으로 취득

 

 

[고전 1999.07.01] VIA가 Cyrix 인수로 정말 원했던 것은 무엇인가?

 

[고전 2000.07.06] Intel과 VIA, 크로스 라이센싱 소송에서 화해, P6 칩셋 정식 라이센스