PCI-SIG에서 공개된 PCI Express 사양
(사진 링크가 끊김)
PCI-SIG PCI Express 그룹 의장 Ajay Bhatt 씨
지난 9월 20일 도쿄에서 PCI-SIG의 개발자 컨퍼런스가 열렸다. 하루의 이벤트 이지만, 세션은 PCI-X 2.0에 대한 것과 PCI Express에 관한 것이 동시 병행 개최되는 밀도 높은 것이었다. 여기에서는 PCI Express에 대한 필자의 관심을 끌었던 포인트에 대해 소개해보자 생각한다.
PCI Express는 이전에 3GIO (3rd Generation I / O)라고 부르던 것. 그림 1과 같은 1대1 (Point To Point) 연결을 지원하는 직렬 버스로 송신 측과 수신 측 각각 진폭 0.8V의 차동 쌍으로 구성된다. 수신 측과 송신 측을 정리한 인터페이스로의 최소 구성을 1레인 (x1)이라 부르며, 애플리케이션의 요구에 따라 2레인 (x2), 4레인 (x4), 8레인 (x8), 16레인 (x16 ), 32레인 (x32)으로 묶어 이용하며 대역폭을 확장하는 것이 가능하다. 현재 데스크톱 PC용 범용 I / O 슬롯으로는 1레인이, 그래픽 용으로는 16레인의 구성이 각각 이용되게 된다.
그림 2는 1 레인부터 16 레인까지의 슬롯에 사용되는 커넥터인데, 예를 들어 8레인 대응의 슬롯에는 1 레인이나 4 레인 등 슬롯보다 레인 수가 적은 확장 카드를 삽입 할 수 있다. 그렇기에 데스크탑 PC에서 제공되는 그래픽용 16레인 슬롯은 AGP와 같이 그래픽 카드 전용이라는 것은 아닌, 범용 광대역 슬롯으로 사용하는 것이 가능 (그래픽 통합 칩셋과 같이 외부 그래픽 카드를 필요로 하지 않는 경우 등)으로 현재 PC보다 시스템 구성이 유연하다.
그림 1 : PCI Express Interconnecrt
그림 2 : Scalable Connector Design
또한 AGP가 범용 PCI 슬롯과 다른 점은 GART (Graphics Address Remapping Table)를 지원하기 때문인데, Pentium III 이상 프로세서에서는 프로세서가 Page Attribute Table (PAT)이라 부르는 기구를 갖췄기 때문에, 반드시 GART는 필요하지는 않다. 그러므로 그래픽 용으로 준비되는 16 레인의 PCI Express 슬롯에서 GART는 지원되지 않는다. (이전 명칭도 AGP의 후계가 되는 PCI Express 슬롯에 대해 Serial AGP 등의 이름도 소문이 있었지만, GART 지원이 없는 것도 있어, PCI Express 일원화된 모양이다).
그러면 위의 예와는 반대로, 4레인 대응의 카드를 전송 속도가 느려도 좋은니 1 레인의 슬롯에 꽂을 수 있는가 말하면, 이것은 지원되지 않는다. 실제로 이런 일이 일어나지 않도록 오 삽입 방지 핀이 마련된다. (그러나 실제로 저배속 슬롯의 끝부분을 뚫고 그래픽 카드를 끼워서 사용하는 분들도 많음. 또는 반대로 그래픽 카드의 슬롯 접속부를 1배속 슬롯 크기로 잘라서 쓰는 분까지...;;;)
또한 여러 레인 시스템에서 인터페이스를 비대칭으로 사용하는 것도 지원되지 않는다. 예를 들면 16레인 시스템의 경우,이 인터페이스는 상향 하향 각각 16개의 차동 쌍, 총 32쌍이 존재한다. 이를 용도에 따라 상행 20쌍, 하행 12쌍을 재구성하는 사용법 할 수 없다. InfiniBand 등은 이러한 비대칭의 버스도 지원되지만, PCI Express에서는 비용이 초과하기 때문에 이러한 사용법은 상정되어 있지 않다.
16 레인에서 8GB / sec의 실효 속도를 가진
실제 PCI Express 데이터 전송율인데, PCI Express 1.0 규격에서는 단방향 당 bit 속도를 2.5Gbps로 정했다. 다만 이 숫자는 8b/10b 인코딩에 의한 클럭 신호도 포함되어 있기에, 실효 전송률은 이 값(20%)을 뺀 2Gbps. 레인은 양방향 4Gbps 약 500MB/sec의 대역 이라는 것이다. 즉, 위에서 말한 데스크탑 PC의 경우 범용 I/O 슬롯은 500MB/sec, 그래픽 슬롯은 8GB / sec의 대역폭을 갖는다는 의미다.
PCI Express에서는 다음 단계에서 5Gbps 정도, 한층 그 다음 단계에서 10Gbps 정도까지 데이터 전송률을 끌어 올리는 것을 노리고 있다. 현재 PCI Express 1.0 에서는 이러한 여러 데이터 전송 속도를 지원하기 위한 협상이 지원되지 않지만 (데이터 전송 속도는 2.5Gbps 뿐으로, 그 이하의 데이터 속도 지원되지 않음), 이 프로토콜은 협상 구현하기 위한 예약이 되어 있어, 미래에 대한 준비는 이루어지고 있다.
슬롯의 범용성이 높지만......
(사진 링크 끊김)
이번 IDF에서 NEC가 전시한 4레인 구성을 지원하는 물리층 칩의 시제품. NEC는 PCI Express에 대한 회사의 ASIC용 셀 개발을 진행하고 있으며, NEC 자신이 최종 제품으로도 PCI Express 지원 칩을 출시하는지 어떨지는 미정으로 있다.
그림 3 : 마더 보드 배선도
그림 3은 PCI Express의 1레인 슬롯과 그래픽용 16레인 슬롯을 탑재한 마더보드 기판의 배선도이다 (이 Pentium 4 대응 마이크로 ATX 마더보드는 2003년 1분기에 시스템 제조사 / 마더 제조사 샘플이 되는 도안).
PCI Express는 데스크탑 PC에서 서버까지 다양한 용도로 사용할 수 있도록 4층 기판에 충분히 대응 가능하다. 이 배선도에서 흥미로운 것은 PCI Express 슬롯의 위치이다. 작년 여름에 3GIO의 개요가 공개된 시점에서는 그림 4와 같은 슬롯 구성을 말했다.
그림 4 : 작년 여름에 3GIO로 공개된 슬롯 구성
즉 3GIO의 커넥터를 기존의 PCI 슬롯 커넥터의 연장 선상에 마련하는 것으로, 하나의 슬롯을 PCI로도 3GIO로도 사용할 수 있도록 하자는 아이디어 였다. 이 아이디어가 실현되면, 예를 들어 5개의 확장 슬롯을 PCI로도 3GIO로도 마음대로 조합 할 수 있게 되는 것이었다. (1배속 PCI-ex를 기존 PCI의 연장선에 놓아서 둘중 아무거나 사용 가능하게, 그 이상의 PCI-ex 배속 슬롯이라면 별도로 해야 겠지만... 대신 1줄에 1개씩 있는 경우 보다는 보드 가격이 뛰겠죠. 단순 슬롯값이 문제가 아닌, 기판 설계상 더 높은 층의 기판으로 만들어야 된다던가... 이런 경우 PC 제조사들은 싫어 합니다. 가격이 싸지길 원하지...)
그러나 이번 IDF에서 밝혀진 이 배선도에서는 PCI 슬롯과 PCI Express 슬롯은 독립적 위치에 있다. 즉, 사용 가능한 PCI 슬롯의 수와 PCI Express 슬롯의 수는 미리 정해져있다. 이러한 디자인 변경의 이유를 물었을 때, PCI 슬롯과 PCI Express 슬롯을 일직선으로 나란히 맞춰 확장 슬롯의 자유도를 극대화 할 필요성을 호소하는 PC 업체가 1회사도 없었기 때문, 이라는 것으로, 전기적 특성상의 문제가 없다 라는 것이다.
그림 5 : 일반적인 데스크탑 PC의 블록도
또 하나, (그림3) 이 배선도에 알 수 있는 것은, PCI Express 인터페이스를 공급하고 있는 것이 North Bridge 칩 이라는 것이다. 일반적인 데스크탑 PC의 블록도에서는, 흔히 그림 5와 같은 것이 제시된다. 이 블록도 에서는 그래픽용 PCI Express 인터페이스를 제공하는 것은 North Bridge (그림에는 Memory Bridge) 몫인데, 범용 확장 슬롯용 PCI Express 슬롯을 제공하는 것은 South Bridge (이 I / O Bridge) 몫으로 있다. 그러나 (그림3) 배선도에서는 범용 슬롯용 1레인 PCI Express 인터페이스를 제공하는 것은 North Bridge 이다. 이러한 변경이 왜 생겼는지 신경 쓰이는 곳이다.
그림 6 : PCI Express 슬롯의 전원 공급 능력
그림 6은 PCI Express 슬롯의 전원 공급 능력인데, 데스크톱이 최대 10W인 반면, 서버는 동일한 1레인 커넥터도 25W로 커진 것을 알수 있다. 또한 그래픽용 16 레인 커넥터는 최대 40W로 현재의 AGP Pro-50에 가까운 숫자를 확보하고 있다. 다만 이 AGP Pro의 후계가 되는 워크스테이션용 그래픽 슬롯에 대해서는 아직 전원 용량이 얼마나 될지 정해져 있지 않다.
PCI Express는 Longhorn에서 정식 대응
PCI Express의 특징으로 흔히 말하는 것은, 소프트웨어 모델이 현재 PCI와 동일하기 때문에 추가 소프트웨어 지원을 필요로 하지 않는다 라는 것이다. 그러나 이번 개발자 컨퍼런스에 참여해서, 이것은 진실이기도 하며, 그렇지도 않다는 것을 알았다. 즉 PCI Express를 PCI 2.2 밖에 지원하지 않는 기존의 OS에서 그대로 움직이는 것이 가능한가? 라고 말하면 그것은 가능하다.
그러나 그럭저럭 움직이는 것과 PCI Express의 전기능, 전성능을 이끌어내는 것은 다른 것 같다. PCI Express는 QoS와 Isochronous 전송, 핫 플러그와 같은 PCI 버스가 갖지 못한 기능을 가진다. 이러한 기능을 활용하는 것은 PCI 2.2 밖에 지원하지 않는 기존의 OS (레거시 OS)에서는 당연히 불가능하다 (아마 성능면에도 영향이 있을 것이다). PCI-SIG의 담당자는 우선은 BIOS, 다음 개별 드라이버, 최종적으로는 OS 자체의 대응 이라는 형태로, 소프트웨어의 대응이 순차적으로 진행되어 갈 것 이라는 전망을 보여 주었다. 동시에 Longhorn (롱혼 = 비스타)은 PCI Express에 최적화 시킨 것이 될 것이라는 전망이 언급되었다.
[고전 2003.02.21] Intel AGP 8X 후계 그래픽 버스 "PCI Express x16"을 설명
[고전 2001.08.31] USB 2.0 컨트롤러 칩셋 및 모바일 펜티엄 4 2GHz를 공개
[고전 2002년 4월 18일] PCI-SIG가 3GIO의 정식 명칭을 PCI Express 로 결정
[고전 2001/03/02] Intel이 GHz급 차세대 고속 IO 버스의 개발 의향을 표명
[고전 2001.07.31] 이번 전쟁은 I/O 버스 전쟁이다 드디어 격돌 Hyper Transport 대 3GIO
[고전 1997.08.28] 차세대 MPU를 위한 포석 AGP
[고전 1998.02.13] Intel에 의한 AGP 레퍼런스 "Intel 740"
[고전 1999.08.11] AMD의 조커는 Socket판 Athlon Select?
'벤치리뷰·뉴스·정보 > 고전 스페셜 정보' 카테고리의 다른 글
[고전 2003.02.20] Intel 차세대 CPU Prescott의 정체를 밝혀 (0) | 2005.11.02 |
---|---|
[고전 2003/02/17] 100MHz 부터 3066MHz까지 65 CPU 벤치마크 (0) | 2005.11.02 |
[고전 2002.11.14]Pentium 4 3.06GHz 빠른 리뷰 Hyper-Threading의 효과는 얼마나? (0) | 2005.10.11 |
[고전 2002.10.04] Pentium 8 후보 Nehalem 아키텍처 (0) | 2005.10.10 |
[고전 2002.09.19] Intel, 3 차원 구조의 "트라이 게이트 트랜지스터 ' 발표 (0) | 2005.10.09 |
[고전 2002.09.12] 7700만 트랜지스터를 전력효율 향상에 쓴 Banias (0) | 2005.10.09 |
[고전 2002.09.12] Hyper-Threading Technology를 지원하는 HTT Pentium 4 3.06GHz (0) | 2005.10.09 |
[고전 2002.09.11] 이것이 Banias 플랫폼이다 CPU 마이크로 아키텍처 편 (0) | 2005.10.09 |